К вопросу о тенденции

а где в опросе пункт — «Да упал, я сам его уронил и пинал ногами» ?)))

Реализация конечного автомата на языке VHDL

да и в ПЛИСине это тоже приводит часто черт знает к чему)
в порядочных домах за это канделябром бьют)

Реализация конечного автомата на языке VHDL

а компилятор дает ли гарантию прямого объединения цепей, есть ли уверенность, что он не засадит их через буфер, скромно сообщив об этом в одном из варнингов?

Реализация конечного автомата на языке VHDL

а можно попросить хоть один пример необходимости такого переназначения «clk2 <= clk1»?

К вопросу о пинах

я все прочел уже давно, потому могу еще перепаивать)))

К вопросу о пинах

Вот поэтому я и паяю;)