Здравствуйте, друзья.
Пришла в голову мысль опубликовать последние события за месяц из мира FPGA/ПЛИС. Ниже приведены несколько ссылок на новости, анонсы, вебинары, воркшопы, туториалы, видео и тд. Подобные новостные дайджесты есть, например, на хабе про php, почему бы и не сделать что-то подобное и для ПЛИС?
![](https://habrastorage.org/getpro/habr/post_images/449/a90/e18/449a90e189c7c56dc7c515407ee707e4.jpg)
Подробности в конце статьи ;)
Продолжаем экспериментировать с форматом новостной ленты
Такой формат возможно придется больше по душе, чем простой текст и ссылки без картинок, но если он не будет востребован читателем, мы вернём старый формат, как в первом номере, а может быть Вы предложите своё виденье оформления.
PS: Если есть желающие помочь в формировании новостной ленты, пишите, мои контакты указаны в профиле. Новостей очень много и Ваша помощь очень пригодится.
Новостная лента FPGA/ПЛИС апрель 2020
![]() |
Вебинар: Как использовать HLS для оптимизации AI/ML, IoT и много чего еще?На волне наших стримов по тематике высокоуровнего синтеза, компания Mentor тоже решила не оставаться в стороне и проводит серию 3-х часовых вебинаров по HLS. Вебинары состоятся EU Day 1 & 2 Online — May 5, 2020 — May 7, 2020 3:00 PM — 6:00 PM Europe/Paris Подробнее |
![]() |
Стрим: Презентация со стрима по HLS — 01 Файлы презентации доступны для скачивания по ссылке Подробнее |
![]() |
Вебинар: Implementing Arm Soft Processor IPs in Xilinx FPGAs В последнее время становится популярным интеграция ядер процессоров Arm в FPGA. В связи с этими событиями компания Duolos проводит бесплатный вебинар, где расскажет об интеграции ядра Arm Cortex-M3 в FPGA от Xilinx. Подробнее |
![]() |
Отладочные комплекты PMIC для ПЛИС и СнК фирмы Xilinx Компания Renesas Electronics представила три простых в применении отладочных комплекта интегральных схем управления питанием (PMIC) для формирования нескольких линий питания для ПЛИС Xilinx Artix-7, Spartan-7 и СнК Zync-7000, с памятью DDR и без нее. Подробнее |
![]() |
Отладочный набор: Trion T120 BGA324 Development Kit Компания Efinix выпустила отладочный набор с FPGA Trion T120 в корпусе BGA324, который также включает в себя плату расширения MIPI — LVDS, две камеры Raspberry Pi v2, два коннектора к ним, кабель uUSB, набор, винтов и гаек и AC/DC адаптер Подробнее |
![]() |
Тренинг: Verilog для начинающих На LinkedIn опубликован курс по работе с Verilog для начинающих разработчиков. Бесплатный доступ к курсу действует в течение 24 часов после прохода по этой ссылке. Рекомендуется к просмотру Подробнее |
![]() |
Руководство: Проектирование в Vitis AI для Ultra 96 На портале hackster.io появилось новое руководство по работе с Vitis AI. В статье в пошаговом режиме рассмотрено развертывание нейронной сети на отладочной плате Ultra 96. Подробнее |
![]() |
Вебинар: Профилактика и лечение COVID-19 с помощью геномного анализа Компания Xilinx проводит вебинар о высокопроизводительной системе ускорения вычислений генома Genetalks на основе ПЛИС Xilinx и о том, как она помогает в разработке новых лекарств и вакцин для COVID-19. Подробнее |
![]() |
Руководство: Подборка материалов для работы с Arty-S7 (Spartan-7) На портале element14.com появилась подборка материалов по работе с отладочным комплектом начального уровня Arty-S7, выполненная на базе FPGA Xilinx Spartan-7. Следует отметить, что концептуальность материалов позволит адаптировать описанные решения и на другие отладки с «чистыми» ПЛИС, например, Arty-A7. Подробнее |
![]() |
Стрим: Спонтанный стрим в 22:15 и Non-Project mode в Xilinx Vivado 11 Апреля 2020 состоялся первый стрим на твиче по тематике FPGA. Спонтанное решение его организации — объявление о стриме за 20 минут до его начала в 22:15 и 10 минут подготовки, привели нас к полуторачасовому стриму и 23 его участникам. Подробнее |
![]() |
Новинка: Новая открытая платформа для машинного зрения от Antmicro Компания Antmicro разработала полностью открытую платформу для машинного зрения с названием Zynq Video Board. Однако эта платформа является также и несущей платой для подключения не только модулей с SoC Zynq, но и других текущих и будущих модулей формата SO-DIMM от компании Enclustra. Подробнее |
![]() |
Релиз: Zynq PCIe FMC отладка на Zynq-7000 XC7Z015 SoC от Trenz Компания Trenz объявила о выходе нового отладочного комплекта формата PCIe c дополнительным FMC формата LPC, построенной на СнК Xilinx Zynq-7000 XC7Z015. Отладка обладает всем необходимым для прототипирования сетевых приложений. Подробнее |
![]() |
Руководство: Цикл статей по сборке PetaLinux для СнК Xilinx Zynq В цикле статей Adam Taylor рассказывает о том, как установить PetaLinux на виртуальную машину, сконфигурировать элементы и создать встроенное решение для SoC Zynq Подробнее |
![]() |
Тренинг: Бесплатный онлайн курс «Введение в OpenCL для FPGA „ FPGA подразделение компании Intel запустило небольшой бесплатный онлайн-курс по OpenCL на FPGA на платформе Coursera.org. В течение 5 недель слушателям расскажут обо всём, начиная с азов OpenCL, для того, чтобы в конце курса воспользоваться Intel FPGA SDK for OpenCL и запустить своё OpenCL-приложение на FPGA. Подробнее |
![]() |
Вебинар: Интегрирование Arm Cotex-M3 в ПЛИС Xilinx Подробнее |
![]() |
Заметка: Решения Exostiv позволяют глубже понять что происходит внутри FPGA Мы уже не однократно упоминали компанию Exostiv в нашем сообществе и говорили об их крайне интересном подходе к сбору данных при внутрисхемной отладке проектов. Недавно на сайте компании появилась небольшая заметка, рассказывающая подробнее об их техническом решении — запись гигабайтов данных сигналов при проведении отладки с помощью Signal Tap или Vivado Integrated Logic Analyzer (ILA). Подробнее |
![]() |
Вебинар: Поговорим о SVA и верификации с Tudor Timi На вебинаре мы познакомимся с Tudor Timi — гость наших прошлых вебинаров с большим опытом верификации.Мы проведем короткое интервью, а затем поговорим про SVA — SystemVerilog Assertions — отдельный инструмент/язык верификации на SystemVerilog со своим необычным синтаксисом и правилами. Подробнее |
![]() |
Обновление: Добавлена поддержка VHDL для GoWin Synthesis Производитель FPGA — компания GoWin сообщила о включении в список доступных языков проектирования VHDL и его поддержку синтезатором компании GoWin Synthesis. Теперь разработка RTL для ПЛИС Gowin доступна на трех наиболее популярных языках описания аппаратуры — VHDL/Verilog/SystemVerilog. Подробнее |
![]() |
Вебинар: Интеграция вычислительного ядра DPU и интерфейса MIPI в платформу Ultra96 в Vitis AI С выходом Vitis AI компания Xilinx перешла на новый уровень высокоуровнего проектирования, предоставляющего разработчикам возможность создания производительных ускорителей на базе FPGA, готовых к развертыванию как в облаке так и во встраиваемых системах. При работе со встраиваемыми системами для прототипирования и отладки создаваемых систем быстрый старт для разработчиков дают готовые образы собранные для отладочных комплектов ZCU102 и ZCU104. После окончания этапа прототипирования наработки с легкостью переносятся на пользовательскую платформу, построенную на Xilinx Zynq SoC. Подробнее |
![]() |
Руководство: Цикл статей по работе с алгоритмами Computer Vision в Vitis для встраиваемых систем На проекте Beetlebox, начиная с декабря 2019 с завидной регулярностью публикуются статьи/руководства по настройке и работе с алгоритмами компьютерного зрения для встраиваемых систем на основе СнК Xilinx Zynq с использованием единой программной платформы Vitis. На момент написания этой новости опубликовано 4 части, с которыми предлагаем Вам ознакомиться. Подробнее |
![]() |
Вебинары: Серия вебинаров от Xilinx: AI and Software Acceleration Компания Xilinx анонсировала целую серию вебинаров для разработчиков систем ИИ и программного обеспечения. Вебинар проводится по работе с новой средой разработке Vitis и дополнения для ИИ — Vitis AI. На вебинарах упор будет сделан на возможностях адаптивной архитектуры ПЛИС решать современные задачи при использовании языков высокого уровня абстракции, таких как C++ и Python. Подробнее |
Бонус
В режиме удаленной работы многих из нас, мы решили провести несколько стримов по FPGA тематике.
Мы уже провели 5 стримов, записи которых вы найдете здесь.
Стримы проводятся по субботам в 20:00 на твиче twitch.tv/fpgasystems. Присоединяйтесь.
PS: будем рады Вашим предложениям по тематике для стрима, помощи в наполнении новостной ленты по FPGA и предложениям по улучшению контента. Пишите идеи в комментарии или в личку.
Бонус 2
С 11 мая для начинающих разработчиков на FPGA будет организована серия вебинаров “Вебинары про FPGA для начинающих».
Что будут знать слушатели, если пройдут курс:
- Список литературы для самостоятельного изучения FPGA, с оценками, с чего лучше начинать
- Что такое FPGA, какие есть вендоры, как примерно устроена среднестатистическая FPGA
- Какие есть языки описания аппаратуры, что модно, что используется в production, за что следует браться
- Базовые принципы написания кода на SystemVerilog
- Как сделать простой проект на SystemVerilog, создать для него тестбенч, как запустить в ModelSim симуляцию и посмотреть времянки
- Как собрать проект в Quartus, настроить пины, проверить, что проект «уложился» по частоте
Темы, расписание и подробности здесь