Чтобы кусок кода появился в кеш-памяти для начало его нужно хотя бы один раз прочитать из оперативной памяти - иным способом она там не появиться.
Для CISC - процессора:
ADD [RBX + RAX * 8], 0x0FFFFFFF - это 7 байт памяти, то есть 1-2 обращения к оперативной памяти (взависимости от выравнивания по границе адреса ячейки памяти)
Тоже самое для RISC- процессора:
5 инструкции - это 6 х 4 = 24 байт, то есть 3-4 обращения к памяти (в зависимости от выравнивания по 4-байтной границе)
Так вот для многоядерных RISC-системах, чтобы они на равне тягались с CISC-системами требуется оперативная память с более высокой пропускной способностью. Поэтому вы не найдете сегодня RISC-процессор с частотой выше 3,5 ГГц на ядро. И это все вытекает из-за простоты аппаратной части процессора и усложнением программной части.
Разработчики процессров просто переложили ответственность: мол вот вам быстрый проц - покупайте, а почему медленно работает код - это вы виноваты
в реальности уже в ARM напоролись, что простое и безрассудное увеличение ядер в одном корпусе приводит к простою всех процессоров, так как простые инструкции требуют более интенсивной загрузки из памяти; и поэтому сейчас абсолютно все разработчики RISC-процессоров идут на хитрость - частота ядер низкая, а вот частота DDR значительно выше...
лишь по этой причине RISC архитектуры всегда будут догоняющими
кошмарное содержание, но так и не понятно почему RISC выигрывает CISC?!
Выигрыш RISC архитекура только для разработчиков этих чипов, так как они перекладывают аппаратную простоту архитектуры процессора на усложнение программной части. Объясняю популярно, к примеру берем инструкцию x86_64:
ADD [RBX + RAX *8], 0xFFFFFF
сколько понадобиться инструкции RISC-V заменить подобное
# Предположим, что x1 = RBX, x2 = RAX
# Шаг 1: Вычисляем адрес
SLLI x5, x2, 3 # Умножаем RAX (x2) на 8 (сдвиг влево на 3 бита), результат в x5
ADD x5, x5, x1 # Добавляем RBX (x1) к результату, получаем полный адрес в x5
# Шаг 2: Загружаем значение из вычисленного адреса
LW x3, 0(x5) # Загружаем значение по адресу (RBX + RAX 8) в x3
# Шаг 3: Добавляем константу
ADDI x3, x3, 0x0FFFFFFF # Добавляем 0x0FFFFFFF к загруженному значению в x3
# Шаг 4: Сохраняем результат обратно по тому же адресу
SW x3, 0(x5) # Сохраняем обновленное значение обратно по адресу (RBX + RAX 8)
5 инстуркции RISC-V против 1 инструкции CISC
Возникает вопрос, а сколько Вт потребуется для выполнения 5 инструкции RISC-V для выполнения аналогичной инструкции CISC? При этом не нужно забывать про объем оперативной память для этих инструкций и что еще эти инструкции нужно "загнать" в процессор и так далее...
Вплоть до середины XIX века еды не хватало, даже тем кто жил на земле и обарабатывалее, но с развитием науки ... еды так же не хватало, но из-за бурного роста населения. И так длилось до середины XX века. Внедрение средств механизации в сельском хозяйстве позволило одному человеку обрабатать, собрать, переработать и произвести условной еды больше, чем веком назад это делало целое поселение.
В ООП берем объект "суп", который состоит из свойств "ингридиенты супа" и методов - способ его приготовления. Берем ФП есть функции "нагреть", "перемешать", "добавить", "вылить в унитаз". Отсюда простой вывод в ООП вы берете объект и пользуетсь. В ФП вы должны знать все, как пользоваться, в каком порядке выполнять действия и так далее. Иными словами, чтобы воспользоваться трудами ФП, вы создаете ООП оболочку над ним и пользуетесь
Обычная проблема: был прокатный стан 3,5млн тонн в год, а построили новый стан с 7млн в год. При вводе в эксплуатации выясняется, что заводская железная дорога не позволяет завести 7млн слябов в цех и вывести 7млн проката со складов...
Процесс АСО впервые был описан под названием «Молекулярное наслаивание» в начале 1960 годов профессором С. И. Кольцовым из Ленинградского технологического института им. Ленсовета. Эти эксперименты из АСО проводились под научным руководством В. Б. Алесковского. Концепция процесса АСО была впервые предложена В. Б. Алесковским в его кандидатской диссертации, опубликованной в 1952 году. Процесс АСО разрабатывался и внедрялся во всем мире под именем атомно-слоевая эпитаксия (англ. Atomic layer epitaxy, ALE) в конце 1970-х годов.
Технология старая и Россия в ней не новичок и никак не отстающая. Просто в последнее время на нее спрос, вот рост патентов по всему миру
На мой взгляд попытка облагородить "Россию которую мы теряли" не получилась. Не о какой повальной электрификации страны не могло быть и речи. За какие деньги тянуть провода в села и деревни??? Государственные??? А государственные деньги - это чьи??? Правильно - деньги царя. Не было в царской России два бюджета: царский и нецарский, был только один. Вот на что самодержавец захочет деньги выделить, то и будет.
чипы памяти без ECC - 8 разрядные
чипы памяти с ECC - 9 разрядные (1 разряд избыточности в системах без ECC никак не используется)
ну плашки памяти у вас все равно 64 битные, там профит в другом
Чтобы кусок кода появился в кеш-памяти для начало его нужно хотя бы один раз прочитать из оперативной памяти - иным способом она там не появиться.
Для CISC - процессора:
ADD [RBX + RAX * 8], 0x0FFFFFFF - это 7 байт памяти, то есть 1-2 обращения к оперативной памяти (взависимости от выравнивания по границе адреса ячейки памяти)
Тоже самое для RISC- процессора:
5 инструкции - это 6 х 4 = 24 байт, то есть 3-4 обращения к памяти (в зависимости от выравнивания по 4-байтной границе)
Так вот для многоядерных RISC-системах, чтобы они на равне тягались с CISC-системами требуется оперативная память с более высокой пропускной способностью. Поэтому вы не найдете сегодня RISC-процессор с частотой выше 3,5 ГГц на ядро. И это все вытекает из-за простоты аппаратной части процессора и усложнением программной части.
Разработчики процессров просто переложили ответственность: мол вот вам быстрый проц - покупайте, а почему медленно работает код - это вы виноваты
если сравнивать, то CISC - это экскаватор, а RISC - это лопата
все перечисленное - это декларация
в реальности уже в ARM напоролись, что простое и безрассудное увеличение ядер в одном корпусе приводит к простою всех процессоров, так как простые инструкции требуют более интенсивной загрузки из памяти; и поэтому сейчас абсолютно все разработчики RISC-процессоров идут на хитрость - частота ядер низкая, а вот частота DDR значительно выше...
лишь по этой причине RISC архитектуры всегда будут догоняющими
кошмарное содержание, но так и не понятно почему RISC выигрывает CISC?!
Выигрыш RISC архитекура только для разработчиков этих чипов, так как они перекладывают аппаратную простоту архитектуры процессора на усложнение программной части. Объясняю популярно, к примеру берем инструкцию x86_64:
ADD [RBX + RAX *8], 0xFFFFFF
сколько понадобиться инструкции RISC-V заменить подобное
# Предположим, что x1 = RBX, x2 = RAX
# Шаг 1: Вычисляем адрес
SLLI x5, x2, 3 # Умножаем RAX (x2) на 8 (сдвиг влево на 3 бита), результат в x5
ADD x5, x5, x1 # Добавляем RBX (x1) к результату, получаем полный адрес в x5
# Шаг 2: Загружаем значение из вычисленного адреса
LW x3, 0(x5) # Загружаем значение по адресу (RBX + RAX 8) в x3
# Шаг 3: Добавляем константу
ADDI x3, x3, 0x0FFFFFFF # Добавляем 0x0FFFFFFF к загруженному значению в x3
# Шаг 4: Сохраняем результат обратно по тому же адресу
SW x3, 0(x5) # Сохраняем обновленное значение обратно по адресу (RBX + RAX 8)
5 инстуркции RISC-V против 1 инструкции CISC
Возникает вопрос, а сколько Вт потребуется для выполнения 5 инструкции RISC-V для выполнения аналогичной инструкции CISC? При этом не нужно забывать про объем оперативной память для этих инструкций и что еще эти инструкции нужно "загнать" в процессор и так далее...
Вплоть до середины XIX века еды не хватало, даже тем кто жил на земле и обарабатывалее, но с развитием науки ... еды так же не хватало, но из-за бурного роста населения. И так длилось до середины XX века. Внедрение средств механизации в сельском хозяйстве позволило одному человеку обрабатать, собрать, переработать и произвести условной еды больше, чем веком назад это делало целое поселение.
аха, а данные для этой функции кому оставите? их надо где-то хранить?
ужас, что только не придумают в новых языках программированиях, чтобы программа работала еще медленее, чем у её предшественников!
суперкласс - это "блюдо" и абстрактный метод "приготовить"; дочерние классы знают как себя приготовить
В ООП берем объект "суп", который состоит из свойств "ингридиенты супа" и методов - способ его приготовления. Берем ФП есть функции "нагреть", "перемешать", "добавить", "вылить в унитаз". Отсюда простой вывод в ООП вы берете объект и пользуетсь. В ФП вы должны знать все, как пользоваться, в каком порядке выполнять действия и так далее. Иными словами, чтобы воспользоваться трудами ФП, вы создаете ООП оболочку над ним и пользуетесь
"Кто бы мог думать, ваше превосходительство, что человеческая пища, в первоначальном виде, летает, плавает и на деревьях растет?" М.Е.Салтыков-Щедрин
Обычная проблема: был прокатный стан 3,5млн тонн в год, а построили новый стан с 7млн в год. При вводе в эксплуатации выясняется, что заводская железная дорога не позволяет завести 7млн слябов в цех и вывести 7млн проката со складов...
Патентов может и миллион, но рабочих - единицы, то есть патент патенту розень
Процесс АСО впервые был описан под названием «Молекулярное наслаивание» в начале 1960 годов профессором С. И. Кольцовым из Ленинградского технологического института им. Ленсовета. Эти эксперименты из АСО проводились под научным руководством В. Б. Алесковского. Концепция процесса АСО была впервые предложена В. Б. Алесковским в его кандидатской диссертации, опубликованной в 1952 году. Процесс АСО разрабатывался и внедрялся во всем мире под именем атомно-слоевая эпитаксия (англ. Atomic layer epitaxy, ALE) в конце 1970-х годов.
Технология старая и Россия в ней не новичок и никак не отстающая. Просто в последнее время на нее спрос, вот рост патентов по всему миру
Я првильно понимаю, что российские патенты не входят в поиск Atomic Layer Deposition?
Если это так, то получается в России не всё так плохо
разводка для богатых лохов, в профите те кто определил эту капитализацию
а при чем тут разные события со 100 летний разницей
А что было с электрофикацией в Саудовской Аравии в 1913 году??? Ваше сравнение не корректное
На мой взгляд попытка облагородить "Россию которую мы теряли" не получилась. Не о какой повальной электрификации страны не могло быть и речи. За какие деньги тянуть провода в села и деревни??? Государственные??? А государственные деньги - это чьи??? Правильно - деньги царя. Не было в царской России два бюджета: царский и нецарский, был только один. Вот на что самодержавец захочет деньги выделить, то и будет.