Первый раз увидел доказательство через "штаны", и через векторное отображение. Немного напрягшись, понял оба. Мое мнение, как не-математика, а инженера: оба доказательства сложны для понимания. Не помню, как это объясняли в моей, еще советской, школе, но сейчас доказательство через квадраты видится мне наиболее простым/понятным.
Все зависит от жизненного опыта и привычек, одному кажется простым одно, другому другое. Гуманитарий может быть будет в восторге от штанов, инженер тяготеет к квадратам, а математик тащится от векторов. Привычные (и потому наиболее удобные) пути искать объяснения, у всех разные.
Не очень понятно, на каком питании меряется архитектурная скорость на гигагерц. Если указанный ТТ 1В, то это очень много для указанной технологии, должно быть где то 0.8-0.85, а все что выше будет слишком горячим/потребляющим. Этот ТТ - уже разгон, фактически.
И еще я полагаю что 0.72В это низ работы SRAM, т.е. дизайн еще не пытались перевести на разные питания и домены. И DFT там наверное нет, т.е. сделано максимально облегченно и быстро, чисто для бенчмарка. В реальном же чипе все эти режимы питания и тестирования будут, и получится медленнее.
С другой стороны, судя по картинке лейаута, он сильно оценочный, так что и частоты могут быть больше. Все же 1.35 в 0.72 это не много.
Итого, в целом, новость впечатляет, но низкие частоты и нереалистичный ТТ - есть над чем поработать.
Патентный анализ очень слабенький, не упомянуты известные американские стартапы и их связь с российским патентом 15 года. Честно говоря вообще не понятно, зачем была сделана эта публикация
Отвечу, господин хамло. Архитектура (схема тактирвоания, сброса, дфт, иерархия блоков, границы доменов питания и т.д.) как правило меняется на первых этапах физического проектирования - в целях именно физического проектирования. Если нужно, то возвращаются к самому началу. Даже интерфейсы могут меняться в зависимости от расположения в чипе: если надо, к примеру, пробросить сквозной интерфейс между ближайшими соседями.
Пункты 9 (плис) и 11 (эсик) должны быть форками, а не последовательностью. Причем в этом форке приоритет на запросы по оптимизации и архитектурным изменениям должен быть у эсика, а не плис.
Тут надо добавить, что пройти указанный путь - явление редкое. Есть куда более простые способы подняться, но они больше подходят для имеющих нужных родственников, либо ж#полизов и карьеристов, и как показывает практика эти категории намного более многочисленные, чем те кто идет путем саморазвития. Я не говорю что это хорошо, это очень плохо. Но в текущих российский реалиях это данность, с которой приходится считаться.
Ну, как сказать, ничего не значит? Вспомнить тот же Арпэ: организация, высосанная из пальца одним человеком, усиленно самопиарилась и зазывала к себе руководителей организации, поднялась, и начала рубить деньги. Возможно, и у Горшенина получится просамопиариться до подобной прокладки между государством и бизнесом. Главное, убедить всех что ты нужен. Это почти как профсоюз, единожды наступив в него, потом не отмоешься
Должны быть GDS файлы. Очень любопытно, как их получали для ддр5 и рокчипа; такие микроскопы еще поискать надо (рокчип это 8нм, к примеру), еще и число слоев там за десяток. Итого, есть основания считать, что в регистрации топологии лежит фейк.
Не понятно, как генерация айпи соотносится с проектированием микросхем, это как сравнить теплое с мягким.
Но идея генерации кода вычислительных айпи, с оптимизацией инструкций, перфоманса, и если еще и компилятор на выходе будет - это очень круто. Правда сокрее всего тут речь об архитектуре фон-неймана, так что ничего существенно прорывного все равно не получится, просто конструктор под частные задачи
Скорее всего файлы топологии так же содержат логотип винбонд, поэтому проверке и придраться было не к чему.
Тут скорее должны появиться вопросы у какой нибудь счетной палаты, поскольку потрачены значительные средства на фактически фиктивную работу по отмыванию "российскости", которая была полностью провалена, и, похоже, и не требовалась изначально.
В статье это интерпозером называют, его делают уже не из текстолита, а используют те же самые кремниевые пластины, только с нормами в районе 180нм и небольшим числом металлов. Замена кремниевого интерпозера на стекло врятли что то даст кроме просто лучшего теплоотвода.
Но как то ведь проблему шлифовки (речь о CMP, я полагаю?) решили. Ведь врятли речь идет о настолько старых технологиях, где шлифовки не было. И, если проблема шлифовки решена, то в остатке имеем одни плюшки, получается?
В бытовой технике fussy logic, это наипримитивнейшее устройство из прошлого века. Технически это просто микросхемка флеш памяти, у которой адрес это показания датчиков (скажем, температура, время, освещенность и т.д.), а выходные данные это запрограммированные реакции. Тут даже процессор не нужен: рассчитали реакции в диапазоне входных параметров, прошили в память: все, можно пользоваться, выпускать продукт в серию.
Собственно, фаззи лоджик это дедушка нейросети, поэтому использование менеджментом фаззи лоджик это даунгрейд, лучше было сразу AI, а еще лучше не вместе, а вместо (менеджмента).
У меня аналогичное мнение сложилось. В статье полностью игнорируется все, что связано с разработкой эсик. Вообще все, кроме разработки кода, как будто это отдельная реальность. Не удивлюсь, если окажется, что синтез и констрейнты в Ядре делает бэкенд.
Вы синопсис DC (или генус) тоже прямо из чизела вызываете? А если надо запустить флоу, к примеру, цепочку синтез+lec+dft+saif(симуляция) - тоже все на чизеле напишете? Как можно отказаться от баш, если это дефолтная консоль в линуксе, где альтернатива разве что csh? Про тикль уже писал выше. Питону нет альтернативы для статистической обработки репортов. Итого, заменить можно разве что флоу и парсинг репортов, об этом и был мой вопрос.
Тогда вопрос про чизел. Вот вы пишете, что он может заменить Tcl, Perl, Bash, Python. Ну, скажем, Tcl заменить не получится, поскольку коммерческие тулы (для фронтенда это синтез и lec) именно в Tcl и работают. Остальное используется как минимум в флоу, а флоу скрипты должен (уметь) писать каждый разработчик. Отсюда вопрос: чизел годится для флоу и может заменить все перечисленное?
Хотя наверное сам себе и отвечу. Как тут уже было сказано, чизел - опен сорс язык. А коммерческие фирмы опенс сорс стараются не использовать ввиду очевидных рисков. Так что, как бы ... вопрос снимается
В статье была затронута тема генерации SDC и UPF. Возникает вопрос -это фича чизела, транслировать констрейнты уровня чизела в констрейнты выходного верилога? Либо это требует ручного кодинга: как констрейнты верхнего уровня сконвертировать до уровня верилога, да так чтобы это еще и работало/конвертировалось в констрейнты нетлиста (пост-синтез)? Под констрейнтами я имею ввиду и SDC и UPF.
Дело в том, что это ручной и кропотливый труд - писать констрейнты, которые годятся для RTL, да еще и годятся (либо легко конвертируются) в констрейнты постсинтез. С добавлением чизела сложность как будто возрастает еще на одну ступень, отсюда и вопрос.
Тогда перефразирую: было бы неплохо увидеть какую то статистику, небольшой обзор, или хоть пару примеров коммерческих айпи, написанных на чизел.
Непонятно, как позиционировать чизел: это нечто для исследователей / универов и энтузистов, либо что то вполне уже годное для ПЛИСоводов, либо используется в индастри. Последний пункт можно было бы разделить из серии - используется в мейнстрим, только для айпи, или казуально для внутренних нужд. В общем, не хватает статистики использования. Ядра риск-5, с которых все началось, на мой взгляд слишком частный и узкий пример, мизерная доля от всего того что дизайнится и производится.
Первый раз увидел доказательство через "штаны", и через векторное отображение. Немного напрягшись, понял оба. Мое мнение, как не-математика, а инженера: оба доказательства сложны для понимания. Не помню, как это объясняли в моей, еще советской, школе, но сейчас доказательство через квадраты видится мне наиболее простым/понятным.
Все зависит от жизненного опыта и привычек, одному кажется простым одно, другому другое. Гуманитарий может быть будет в восторге от штанов, инженер тяготеет к квадратам, а математик тащится от векторов. Привычные (и потому наиболее удобные) пути искать объяснения, у всех разные.
Не очень понятно, на каком питании меряется архитектурная скорость на гигагерц. Если указанный ТТ 1В, то это очень много для указанной технологии, должно быть где то 0.8-0.85, а все что выше будет слишком горячим/потребляющим. Этот ТТ - уже разгон, фактически.
И еще я полагаю что 0.72В это низ работы SRAM, т.е. дизайн еще не пытались перевести на разные питания и домены. И DFT там наверное нет, т.е. сделано максимально облегченно и быстро, чисто для бенчмарка. В реальном же чипе все эти режимы питания и тестирования будут, и получится медленнее.
С другой стороны, судя по картинке лейаута, он сильно оценочный, так что и частоты могут быть больше. Все же 1.35 в 0.72 это не много.
Итого, в целом, новость впечатляет, но низкие частоты и нереалистичный ТТ - есть над чем поработать.
Патентный анализ очень слабенький, не упомянуты известные американские стартапы и их связь с российским патентом 15 года. Честно говоря вообще не понятно, зачем была сделана эта публикация
Отвечу, господин хамло. Архитектура (схема тактирвоания, сброса, дфт, иерархия блоков, границы доменов питания и т.д.) как правило меняется на первых этапах физического проектирования - в целях именно физического проектирования. Если нужно, то возвращаются к самому началу. Даже интерфейсы могут меняться в зависимости от расположения в чипе: если надо, к примеру, пробросить сквозной интерфейс между ближайшими соседями.
Пункты 9 (плис) и 11 (эсик) должны быть форками, а не последовательностью. Причем в этом форке приоритет на запросы по оптимизации и архитектурным изменениям должен быть у эсика, а не плис.
Тут надо добавить, что пройти указанный путь - явление редкое. Есть куда более простые способы подняться, но они больше подходят для имеющих нужных родственников, либо ж#полизов и карьеристов, и как показывает практика эти категории намного более многочисленные, чем те кто идет путем саморазвития. Я не говорю что это хорошо, это очень плохо. Но в текущих российский реалиях это данность, с которой приходится считаться.
Ну, как сказать, ничего не значит? Вспомнить тот же Арпэ: организация, высосанная из пальца одним человеком, усиленно самопиарилась и зазывала к себе руководителей организации, поднялась, и начала рубить деньги. Возможно, и у Горшенина получится просамопиариться до подобной прокладки между государством и бизнесом. Главное, убедить всех что ты нужен. Это почти как профсоюз, единожды наступив в него, потом не отмоешься
Должны быть GDS файлы. Очень любопытно, как их получали для ддр5 и рокчипа; такие микроскопы еще поискать надо (рокчип это 8нм, к примеру), еще и число слоев там за десяток. Итого, есть основания считать, что в регистрации топологии лежит фейк.
Не понятно, как генерация айпи соотносится с проектированием микросхем, это как сравнить теплое с мягким.
Но идея генерации кода вычислительных айпи, с оптимизацией инструкций, перфоманса, и если еще и компилятор на выходе будет - это очень круто. Правда сокрее всего тут речь об архитектуре фон-неймана, так что ничего существенно прорывного все равно не получится, просто конструктор под частные задачи
Скорее всего файлы топологии так же содержат логотип винбонд, поэтому проверке и придраться было не к чему.
Тут скорее должны появиться вопросы у какой нибудь счетной палаты, поскольку потрачены значительные средства на фактически фиктивную работу по отмыванию "российскости", которая была полностью провалена, и, похоже, и не требовалась изначально.
В статье это интерпозером называют, его делают уже не из текстолита, а используют те же самые кремниевые пластины, только с нормами в районе 180нм и небольшим числом металлов. Замена кремниевого интерпозера на стекло врятли что то даст кроме просто лучшего теплоотвода.
Но как то ведь проблему шлифовки (речь о CMP, я полагаю?) решили. Ведь врятли речь идет о настолько старых технологиях, где шлифовки не было. И, если проблема шлифовки решена, то в остатке имеем одни плюшки, получается?
В бытовой технике fussy logic, это наипримитивнейшее устройство из прошлого века. Технически это просто микросхемка флеш памяти, у которой адрес это показания датчиков (скажем, температура, время, освещенность и т.д.), а выходные данные это запрограммированные реакции. Тут даже процессор не нужен: рассчитали реакции в диапазоне входных параметров, прошили в память: все, можно пользоваться, выпускать продукт в серию.
Собственно, фаззи лоджик это дедушка нейросети, поэтому использование менеджментом фаззи лоджик это даунгрейд, лучше было сразу AI, а еще лучше не вместе, а вместо (менеджмента).
У меня аналогичное мнение сложилось. В статье полностью игнорируется все, что связано с разработкой эсик. Вообще все, кроме разработки кода, как будто это отдельная реальность. Не удивлюсь, если окажется, что синтез и констрейнты в Ядре делает бэкенд.
Смысл здесь только в "шашечках". Патент засчитывают за статью при защите диссера или докторской.
Вы синопсис DC (или генус) тоже прямо из чизела вызываете? А если надо запустить флоу, к примеру, цепочку синтез+lec+dft+saif(симуляция) - тоже все на чизеле напишете?
Как можно отказаться от баш, если это дефолтная консоль в линуксе, где альтернатива разве что csh? Про тикль уже писал выше. Питону нет альтернативы для статистической обработки репортов. Итого, заменить можно разве что флоу и парсинг репортов, об этом и был мой вопрос.
Тогда вопрос про чизел. Вот вы пишете, что он может заменить Tcl, Perl, Bash, Python. Ну, скажем, Tcl заменить не получится, поскольку коммерческие тулы (для фронтенда это синтез и lec) именно в Tcl и работают. Остальное используется как минимум в флоу, а флоу скрипты должен (уметь) писать каждый разработчик. Отсюда вопрос: чизел годится для флоу и может заменить все перечисленное?
Хотя наверное сам себе и отвечу. Как тут уже было сказано, чизел - опен сорс язык. А коммерческие фирмы опенс сорс стараются не использовать ввиду очевидных рисков. Так что, как бы ... вопрос снимается
В статье была затронута тема генерации SDC и UPF. Возникает вопрос -это фича чизела, транслировать констрейнты уровня чизела в констрейнты выходного верилога?
Либо это требует ручного кодинга: как констрейнты верхнего уровня сконвертировать до уровня верилога, да так чтобы это еще и работало/конвертировалось в констрейнты нетлиста (пост-синтез)?
Под констрейнтами я имею ввиду и SDC и UPF.
Дело в том, что это ручной и кропотливый труд - писать констрейнты, которые годятся для RTL, да еще и годятся (либо легко конвертируются) в констрейнты постсинтез. С добавлением чизела сложность как будто возрастает еще на одну ступень, отсюда и вопрос.
Тогда перефразирую: было бы неплохо увидеть какую то статистику, небольшой обзор, или хоть пару примеров коммерческих айпи, написанных на чизел.
Непонятно, как позиционировать чизел: это нечто для исследователей / универов и энтузистов, либо что то вполне уже годное для ПЛИСоводов, либо используется в индастри. Последний пункт можно было бы разделить из серии - используется в мейнстрим, только для айпи, или казуально для внутренних нужд. В общем, не хватает статистики использования. Ядра риск-5, с которых все началось, на мой взгляд слишком частный и узкий пример, мизерная доля от всего того что дизайнится и производится.