Почему у меня ощущение, что статья написано с помощью нейросети? (((: Или у вас оооочень много свободного времени! Все комментировать не буду но пару моментов:
1) всю сборку можно делать только через buildroot. Это мной проверено и используется постоянно. Собирать FSBL отдельно не надо! Достаточно подсказать SPL где лежат ps7_init_gpl.c ps7_init_gpl.h.
2) system.bit можно грузить через uboot это удобней чем каждый раз перепаковывать boot.bin (особенно при отладке)
Как пример вот мой проект в котором все это делается
Вы не внимательно прочитали - я писал что один SDR заменят 10 обычных Lora модулей. А то и больше - учитывая что у него на борту уже ARM, а для Lora нужен еще и ESP32 как минимум. Самая дешовая нода что я видел это NRF + ESP32 = 1000р
Если взять самую дешовую SDR на текущий момент Pluto Nano (около 5 тыс.р) то на ней можно собрать узел который будет одновременно обрабатывать больше 10 Lora потоков. Одновременно на разных частотах и в разных режимах.
1) Готовых реализаций Lora для SDR вагон и маленькая тележка. Даже вот на Rust 2) FT8 Использовать можно, если вы согласны на скорость 6.09 bits per second.
Подождите, просто один QPSK не влез в 7010? Видимо потому, что это результат генерации из MathLab. Для примера в 7020 влазит полностью весь 802.11 и даже место остается (проект OpenWiFi)
Спасибо, очень интересно особенно в плане GPU. Чем то напомнило тему с видео-спрайтами - но сильно упрощеном виде. Мне нравятся стековые процессоры, я из J1 сделал свою версию на 32 бита, с 3 стеками и прочими плюшками. Подумаю прикрутить, что нибудь типа вашего GPU (может с полноцеными спрайтами)
Спасибо! Давно пользуюсь buildroot и даже начинал цикл статей для FPGA-Systems. Информации по BR много не бывает (; В качестве совета: я придерживаюсь методики делать мелкими этапами: проверять этап, потом двигаться дальше.
Почему у меня ощущение, что статья написано с помощью нейросети? (((: Или у вас оооочень много свободного времени! Все комментировать не буду но пару моментов:
1) всю сборку можно делать только через buildroot. Это мной проверено и используется постоянно. Собирать FSBL отдельно не надо! Достаточно подсказать SPL где лежат ps7_init_gpl.c ps7_init_gpl.h.
2) system.bit можно грузить через uboot это удобней чем каждый раз перепаковывать boot.bin (особенно при отладке)
Как пример вот мой проект в котором все это делается
Мы точно про Python? С отступами вместо фигурных скобок итд итп (;
А потом идет пример на Rust-подобном языке (;
Я только о том что есть альтернативы реализации Lora. И альтернативы Meshtasic в плане mesh сетей в том числе.
Нет, не как полсотни. Больше но не на столько.
Вы не внимательно прочитали - я писал что один SDR заменят 10 обычных Lora модулей. А то и больше - учитывая что у него на борту уже ARM, а для Lora нужен еще и ESP32 как минимум. Самая дешовая нода что я видел это NRF + ESP32 = 1000р
Если взять самую дешовую SDR на текущий момент Pluto Nano (около 5 тыс.р) то на ней можно собрать узел который будет одновременно обрабатывать больше 10 Lora потоков. Одновременно на разных частотах и в разных режимах.
1) Готовых реализаций Lora для SDR вагон и маленькая тележка. Даже вот на Rust
2) FT8 Использовать можно, если вы согласны на скорость 6.09 bits per second.
Fetch и Decode+Exec, хотя мог уже забыть - очень давно его ковырял.
Все так. Но кому то может получиться отличный дипломный проект (;
Так делать обработку не на CPU, а на FPGA части. Например проект OpenWiFi реализует весь 802.11 на Zynq 7020 именно так.
Подождите, просто один QPSK не влез в 7010? Видимо потому, что это результат генерации из MathLab. Для примера в 7020 влазит полностью весь 802.11 и даже место остается (проект OpenWiFi)
Переизобретаете Reticulum? (;
Спасибо, очень интересно особенно в плане GPU. Чем то напомнило тему с видео-спрайтами - но сильно упрощеном виде. Мне нравятся стековые процессоры, я из J1 сделал свою версию на 32 бита, с 3 стеками и прочими плюшками. Подумаю прикрутить, что нибудь типа вашего GPU (может с полноцеными спрайтами)
Предсказатель не нужен, это-же стековая машина. Тот-же J1 двух-стадийный, очень простой, компактный и шустрый.
Спасибо! Давно пользуюсь buildroot и даже начинал цикл статей для FPGA-Systems. Информации по BR много не бывает (; В качестве совета: я придерживаюсь методики делать мелкими этапами: проверять этап, потом двигаться дальше.
Использовал в одном из своих проектов TPS63002 - тоже дохли как мухи
О, Zynq это другое дело! Буду ждать.
Спасибо - интересно! А точно надо было в одну статью все это собирать? Тут как минимум штуки на 3 (;
О, да. "Месье знает толк в извращениях!" (;