Есть литература в антропологии, там всё расписано давно про то, как действует то или иное психотропное на человека. Любое из них вряд-ли стоит употребления. Так что все остальные исследования скорее всего ставят перед собой цель распространить то или иное мнение, а когда официально - то и вовсе скорее являются пропагандой, потому что всё это уже давно известно. исключениями могут быть новые психотропные вещества.
Спасибо, не верно конвертировал единицы времени. Но выходит немного лучше, чем сетап ячеек памяти от разработчиков, там у них вроде как за одну целую наносекунды переваливало. Или быть точнее - не помню, но как-то смотрел документацию, не помню точно какой файл (всем занимаюсь после работы).
Вообще там проекты, проверить можно, если уж так. Тут были такие что не верили что я человек. Извините - каждому персонально не доказать самому, имейте благоразумие, там ссылки на архивы храбочих проектов к двум IDE. И вы что, считаете меня мошенником? Факт мошенничества как раз и требует доказательства, в таком случае. Там ссылки - если нет какого то файла, сообщите пожалуйста. О том что в публикации - в самом её превью ещё, так что претензии принимаются только начиная с превью.
3 неправильных ввода - блокировка на сутки, и смысл квантовых ключей теряется. Другой вопрос - шифрование самой информации, но если учесть что можно сделать с ключами как сказано, то вероятность противоправного доступа к ней сильно уменьшается. А шифровать то что в открытом доступе - абсурд.
Ничего не раскрыто под этим 'единым целым'. Любая цепь - целое. И что нового тогда остаётся в подходе ИИ? Конкретики не будет? Можно поконкретнее - что именно сделал ИИ целостным?
Сумматор доработан - добавлено два буфера для задержки, чтобы не возникало в процессе обработки данных ошибки (кратковременная была). Теперь стало видно во что компилирует это компилятор, но на этом не стал зацикливаться (всё равно скоро узнается его фактическая скорость (отдельно сумматора компилируется в два лута)) - главное что компилятор обрабатывает и понимает теперь всё верно. И дело тут не в оказываемом давлении, а просто в последующих шагах - затестил свои новые регистры https://www.cyberforum.ru/blogs/223907/8763.html . Тоже разобраться надо. А сумматоры были доработы в рамках вот этого готовящегося проекта
https://www.cyberforum.ru/blogs/223907/8781.html , коотрый на днях будет уже готов. К сожалению ничего не смог сделать с сокращением регистра - будет компилироваться тоже в два лута. Только сейчас один буфер немного не там (в зиппапке для Logisim один буфер расположен неудачно для компилятора - не стал исправлять, всё пока делается), а стоит так, чтобы на выход переноса выходили только примитивы bufif1, только так компилятор что-то начал распознавать и думаю что это верный путь так делать.
Оптимизация она такая. И это правильно, так и должно быть.
Неужели? Какая неожиданность! А раз компилятор всё посчитал заранее и такой уимный, то почему с одним экземпляром сумматора результат компиляции на плате работает наормально, а с другим, потом (при увеличении делителя генерируемой схемой частоты) даёт сбой? Всё то-же самое - всё то, что посчитал заранее компилятор - выкинул экземпляры, у которых одни и те-же порты, одна и та-же таблица истинности. Тогда что вдруг становится не правильным в работе правильного компилятора? Что тогда вдруг идёт не так, раз всё заранее посчитано? Вам этот факт не стал заметным прежде чем предъявить мне обвинение в введении окружающих в заблуждениет на таком зыбком основании? Конечно я не рассматриваю обвинение серьёзно, ровно как и защиту компилятора. Получается что если всё глючит и сбоит - так и должно быть! Нет, так быть не должно, и раз уж компилятолор посчитал что всё посчитал - то он и должен выполнить это с одним и тем-же результатом и без сбоев, так как работа сумматоров во всех случаях в данном пректе всегда одинаковая, меняются только их схемы, а таблица истинности и пины - остаются прежними.
У Вас у защелки входы не подключены, а её выход используется. Вы какой сигнал ожидаете на выходе?
Вообще это стабильно давало раньше на выходе сигнал нуля, так как значение на вход не подаётся. Пытался сделать иначе, но как-то не получалось. Попробую. Спасибо за подсказку. с константами проблемно как-то ...долго синтез происходит...И не думал как-то, что компилятор просто может отбросить... У меня компилятор аутировать начинает, если я напишу такое
wire a = 0; Поэтому использовал триггер с защёлки. Всегда смотрел на синтезируемую схему - всё на месте, ну значит откомпилировал как надо - думал я. А как так получается - схема синтезирована соответственно коду, а что-то выброшено? Результат синтеза всегда во вьювере, и он именно и служит для того, чтобы посмотреть что сделал компилятор. Такой вопрос как - схема прорисована во вьювере полностью, согласно коду, я смотрю вьювер - синтез прошёл удачно, а оказывается вообще ничего нету? Хорошо, попробую объявить константу в топ модуле. Видимо для компилятора сложно когда не в топовом. Завтра попробую.
Вся логика, которую вы напишите с применением TRI и bufif1 будет упакована компилятором в LUTы. Не обманывайте себя.
Тут вот один ньанс есть - упакована будет именно элементарная двочиная логика. Вы не замечаете с своими компаньонами, что как-то слишком явно обобщаете уровни? Не находите странным называть элементарную двоичную логику и уравнения - одним уровнем? Разве уравнения функционируют сами по себе? Я сталкиваюсь с трудностями, помимо флейма, поэтому будьте добры.
Я обещаю тщательнее проверять результаты, и если обнаружу то, чего быть не должно - уведомить читателя. Цифр я пока, кстати, никаких не приводил по быстродействию, только сравнения - и уж в этом, думаю, ошибки скорее нет, хотя всё может быть. Ах впрочем - а почему вы не напишите людям, о недорабтках среды, которые предлагают её в качестве импортозамещения? В моём коде ошибок нет. Вы этого не заметеили? Почему вы считаете, что мне нельзя проводить на основе свободной среды какие-то исследования, потому что она видите-ли что-то некорректно делает, а другим её можно использовать в качестве товара для импортозамещения и обучения?
Код выкладываю - ничего не скрываю. Значит вопросы все должны быть адресованы к разработчику платы. Чтобы вводить хоть кого-то в заблуждение - мне нужно что либо скрыть, но у меня всё открыто и доступно для понимания. Часто отвечать не могу, так как мало времени и много задач по его эффективному использованию. Всё в чем есть причина для моих обвинений - это только в том, что у меня всё открыто, а так как это не преступление, то понятно что меня попытаются обвинять даже в грехах разработчика. В следующих публикациях я буду выкладывать больше технической информации, но почти уверен, что буду так же виноват только потому, что делаю это я а не вы, и кроме того - я один, а вас - много. В таких случаях поведения стоит обращаться, для его понимания, к сериалам о дикой природе, в данном случае наверное лучше о обитателях пустынь.
Не приписывайте мне свои эксперименты, я никогда не додумался-бы вывести на светодиод даже задержанный сигнал с осцилятора. Это не ко мне.
Как и с остальным. Я так понимаю, что вы даже не пробовали примеры с светодиодами, что находятся по ссылкам на сайте разработчиков и сообщества?
Или я ошибаюсь? Если ошибаюсь, то зачем вы подключаете светодиод к генератору тактов? Хоть и поделенных, но не настолько, чтобы он заработал. Вы в курсе что на плате инвертированные порты светодиодов?
То, что код занимает столько-то, это не ко мне, а к разработчику вопрос. У меня тоже этот код занимает мало, на обоих компьютерах, но это работает. Всегда можно посмотреть во вьювер на результат синтеза. Да там не 700, а 1400 сумматоров даже. Хотя раньше может было и 700, я постоянно увеличиваю нагрузку на плату, пока она не даст сбой. Анализ проекта не всегда выдаёт точный анализ. Я пробовал разные варианты и всё работает. Светодиод вообще и не будет скорее всего работать от таких частот и к своим опытам меня прошу не привлекать и не отнимать на них моё время.
На убунте не запускается не осцилоскоп, ни, следовательно осцилятор. У меня для этих целей миникомпютер. Сейчас посмотрю сколько занимает проект в в окнах. В окнах те-же 23 лута. Но то, что это работает - вне сомнений. А вот ваши диоды и не должны работать - сначала ознакомьтес с примерами и найдите информацию, что они инвертированные. Кроме того, чтобы их подключить нужно ещё использовать Floor Planer, но они от высокой частоты вряд-ли заработают, им нужен или триггер или сигнал типа reg.
Тщательнее смотрите, как работает проект. Если к примеру вы делаете счетчик - так выведите его старшие разряды на светодиоды, чтобы глазами увидеть идет двоичный счет или нет.
уже делал в прошлых публикациях - тут https://habr.com/ru/articles/854562/, никакого самообмана, тем более есть проще способ, которым теперь я и пользуюсь всегда (так как с ним нет необходимости создания файла с распиновкой) - изменить количество любых элементов или вообще закомментировать строку кода или несколько, так что насчёт самообмана не ко мне. По поводу того, что мой проект типа вообще не компилируется - прежде чем подобное заявлять, прежде напишите номер строки, которую мне заблокировать, после чего результат тестбенча останется прежним. И вообще способ комментирования строки или блока строк, или нескольких, а так-же изменения количества циклов, содержания строк - один из самых эффективных при поиске ошибки, если что. Светодиоды полезны для проверки работоспособности собственных триггеров, светодиоды для этого эффективнее тестбенчей. Вы пишите про следующие ваши эксприменты на "транзисторном уровне". В FPGA такого нет. Вся логика, которую вы напишите с применением TRI и bufif1 будет упакована компилятором в LUTы. Не обманывайте себя.
Практика покажет. Я вообще полагаю, что скорее всего будет использован один и тот-же примитив, тот который эффективнее, а синтаксис разный ещё бывает для поддержки версий, если что. Так что причина одинаковых результатов, без подробного изучения - может остаться нераскрытой. Либо, для её выяснения - нужно будет связываться с разработчиком. Поэтому на этот счёт я вообще ничего заявлять не стану.
Я не помню, но скорее всего это результат анализа с отключенным GOA. В субботу проверю. Вроде как отключал файл GOA. Вообще в субботу уже будет новый материал и публикация, только уже с расчетами, потому что теперь к этому всему готов триггер около транзисторного уровня. Буду тестировать все на транзисторном буфере TRI и на bufif1, и сумматор свой и триггер, там действительно будет интересно смотреть анализ схем. В воскресенье вы уже увидите публикацию в лучшем виде и гораздо интереснее, и уже со всеми цифрами, мне например было неинтересно, но один участник как то случайно занизил скорость моего сумматора в 10 000 раз, если осцилятор не достигает частоты гигагерца, пришлось посчитать самому, цифры интересные. Ещё публикация будет интересной потому, что я не буду отвлекаться на составление схем по чужим идеям и домыслам, поясню в воскресенье.
Зря думаете, что я этого не делал, просто после того как чужие сумматоры начали сбоить - я решил не прикреплять скриншоты вообще (поэхтому и сделал всего один - при сборке проекта с моим сумматором), о которых вы говорите, потому что тема публикации по сумматору, а не Gowin EDA.
Скриншот лежит в теле публикации под спойлером - найдите слова
" И вот теперь, как и обещал я выкладываю скриншот ", впрочем, могу и тут
. Читайте свойства файла - там дата модификации файла, создание - это уже как копирование на носители (если что - у меня убунта, но думаю что все ОС читают свойства файлов одинаково). Не забывайте, что проект скомпилирован с файлом GOA и прочими необходимыми для работы с gowin_analyzer_oscilloscope , поэтому увеличен. Если интересуют именно по коду и синтезу - это отдельный вопрос. Подождите воскресенья, я готовлю материал, но теперь учту уже и потребности сомневающихся.
То что делаю я - как раз работает без сбоев. А вот аналоги других, с той же таблицей истинности (всего три входа и два выхода) - дают сбои на испытательном стенде. И при меньшей нагрузке на плату, некоторые решения других - работали, так что Вы всё перепутали. Для людей я оставлял текст, что отвечу на вопросы, но вот вы просто все искажаете действительный порядок вещей, поэтому тоже это отметить надо.
. Никаких XOR3. А вот когда я уже буду делать на его базе триггер - тогда уже адаптирую уравнения под удобное применение, а до того вообще не надо было, как и до вот этого
В воскресенье ради интереса потестирую.
Уравнения конечно применю, но только когда начну триггер создавать на базе сумматора, и то уравнения адаптированные будут, в том виде, когда они дают вот такой разультат
они вообще не нужны, разве что голову поморочить тому кто их знает. А вот адаптировать - будет полезным, так как много там (в методах уравнений) вещей интересных. А пока что - не применялось мной в программировании и схемотехнике.
Для выхода суммы в Вашей схеме после минимизации НЕ получилось ожидаемое XOR3.
Это вовсе не означает что в моей схеме ошибка.
Доверять можно и нужно уравнениям.
А никто и не говорил что им не доверяет, просто я знаю что описание схемы в структурном виде так и синтезирует схему, такой, какая она есть, и мне это и нужно.
Это самый низкий уровень программирования. Относится ли он к структурному стилю Verilog или нет - не важно, а важно то, что это точная настройка.
Нет это важно. Я не делаю проект для FPGA, я делаю свою архитектуру, поэтому это важно, и в данном случае для меня и является самым низким уровнем программирования - именно описание в структурном виде на уровне винтелей (переходить к уровню транзисторов не вижу смысла, хотя и этот вид немного у меня присутствует в виде электронных ключей или так называемых буферов трёх состояний), которое я смогу переносить на любую плату любого производителя - раз, и которое при синтезе не изменит первоначальной схемы - два.
Кроме того, тот уровень, о котором Вы говорите не является самым низким, никак, так как самый низкий вероятно будет верхний в следующем списке, приведено из книги
В общем случае язык Verilog позволяет выполнять описание проектов на следующих уровнях:
транзисторов;
вентилей;
логических уравнений;
регистровых передач (register transfer level- RTL);
поведенческом (behaviorial);
структурном (системном).
Так вот всё что я сделал - назвал стиль описания видом описания (структурный стиль описания и структурный уровень - не одно и то же), поскольку предпочтения тут не при чём и вопрос чисто технический. Вид описания у меня структурный, а уровень - вентильный. Так что Ваша помощь далеко таковой не является, не нужно никого вводить в заблуждение.
Вы не обратили на это внимания.
Я не обращаю внимание на малозначимые моменты (лучше сосредоточить внимание на ключевых местах), я достаточно внимательно отслеживаю поток ваших сообщений. Вам не нужно мне "помгать", лучше помогите (без кавычек) своим ближним. Мне помогут книги, как и в этот раз.
Да, я не знал о том, что можно прикреплять картинки.
Не только об этом. Причём даже с нескольких раз Вы не перестаёте не знать.
Потому что я нашёл ошибку в Вашей схеме и исправил её.
В моей схеме нет никакой ошибки, она проверена в симуляторе и на самом FPGA, про ошибку это ваши фантазии и за них разумеется никаких спасибо Вы не дождётесь. Моя схема как была без ошибки до вашего появления - так и осталась без неё, никто вам не давал доступа к редактированию моей публикации тем более схемы. Я жду от вас именно того, на что вы заявляете с своими уравнениями, и при этом прошу учитывать вас вот этот ваш комментарий
Во что компилируются условные обозначения элементов этой схемы, в LUT или в элемент XOR с мультиплексором 2:1?
, который даёт понять. что вы не знаете что и во что компилирует компилятор. Доношу до Вас в очередной раз, в надежде быть услышанным : структурный вид описания (схему) компилятор не переделывает никак при синтезе, и синтезирует её именно в том виде - в виде схемы, со всеми теми элементами и проводами, как она описана (схема в тектстовом виде), в то время, как все другие виды описания компилятор уже переводит на язык описания схем при синтезе, причём переводит согласно логике в него заложенной разработчиками, в то время как структурное описание остаётся однозначным и не искажается и не изменяется никак (какой схема была до синтеза - такой она останется и после, без каких либо изменений).
Заранее спасибо за понимание, если конечно оно возможно вообще, в Вашем случае.
Есть литература в антропологии, там всё расписано давно про то, как действует то или иное психотропное на человека. Любое из них вряд-ли стоит употребления. Так что все остальные исследования скорее всего ставят перед собой цель распространить то или иное мнение, а когда официально - то и вовсе скорее являются пропагандой, потому что всё это уже давно известно. исключениями могут быть новые психотропные вещества.
Спасибо, не верно конвертировал единицы времени. Но выходит немного лучше, чем сетап ячеек памяти от разработчиков, там у них вроде как за одну целую наносекунды переваливало. Или быть точнее - не помню, но как-то смотрел документацию, не помню точно какой файл (всем занимаюсь после работы).
Вообще там проекты, проверить можно, если уж так. Тут были такие что не верили что я человек. Извините - каждому персонально не доказать самому, имейте благоразумие, там ссылки на архивы храбочих проектов к двум IDE. И вы что, считаете меня мошенником? Факт мошенничества как раз и требует доказательства, в таком случае. Там ссылки - если нет какого то файла, сообщите пожалуйста. О том что в публикации - в самом её превью ещё, так что претензии принимаются только начиная с превью.
3 неправильных ввода - блокировка на сутки, и смысл квантовых ключей теряется. Другой вопрос - шифрование самой информации, но если учесть что можно сделать с ключами как сказано, то вероятность противоправного доступа к ней сильно уменьшается. А шифровать то что в открытом доступе - абсурд.
Реализация на плате
https://www.cyberforum.ru/blogs/223907/8822.html . К воскресенью приготовлю нормальный материал.
Ничего не раскрыто под этим 'единым целым'. Любая цепь - целое. И что нового тогда остаётся в подходе ИИ? Конкретики не будет? Можно поконкретнее - что именно сделал ИИ целостным?
Сумматор доработан - добавлено два буфера для задержки, чтобы не возникало в процессе обработки данных ошибки (кратковременная была). Теперь стало видно во что компилирует это компилятор, но на этом не стал зацикливаться (всё равно скоро узнается его фактическая скорость (отдельно сумматора компилируется в два лута)) - главное что компилятор обрабатывает и понимает теперь всё верно. И дело тут не в оказываемом давлении, а просто в последующих шагах - затестил свои новые регистры https://www.cyberforum.ru/blogs/223907/8763.html . Тоже разобраться надо. А сумматоры были доработы в рамках вот этого готовящегося проекта
https://www.cyberforum.ru/blogs/223907/8781.html , коотрый на днях будет уже готов. К сожалению ничего не смог сделать с сокращением регистра - будет компилироваться тоже в два лута. Только сейчас один буфер немного не там (в зиппапке для Logisim один буфер расположен неудачно для компилятора - не стал исправлять, всё пока делается), а стоит так, чтобы на выход переноса выходили только примитивы bufif1, только так компилятор что-то начал распознавать и думаю что это верный путь так делать.
Неужели? Какая неожиданность! А раз компилятор всё посчитал заранее и такой уимный, то почему с одним экземпляром сумматора результат компиляции на плате работает наормально, а с другим, потом (при увеличении делителя генерируемой схемой частоты) даёт сбой? Всё то-же самое - всё то, что посчитал заранее компилятор - выкинул экземпляры, у которых одни и те-же порты, одна и та-же таблица истинности. Тогда что вдруг становится не правильным в работе правильного компилятора? Что тогда вдруг идёт не так, раз всё заранее посчитано? Вам этот факт не стал заметным прежде чем предъявить мне обвинение в введении окружающих в заблуждениет на таком зыбком основании? Конечно я не рассматриваю обвинение серьёзно, ровно как и защиту компилятора. Получается что если всё глючит и сбоит - так и должно быть! Нет, так быть не должно, и раз уж компилятолор посчитал что всё посчитал - то он и должен выполнить это с одним и тем-же результатом и без сбоев, так как работа сумматоров во всех случаях в данном пректе всегда одинаковая, меняются только их схемы, а таблица истинности и пины - остаются прежними.
Вообще это стабильно давало раньше на выходе сигнал нуля, так как значение на вход не подаётся. Пытался сделать иначе, но как-то не получалось. Попробую. Спасибо за подсказку. с константами проблемно как-то ...долго синтез происходит...И не думал как-то, что компилятор просто может отбросить... У меня компилятор аутировать начинает, если я напишу такое
wire a = 0; Поэтому использовал триггер с защёлки. Всегда смотрел на синтезируемую схему - всё на месте, ну значит откомпилировал как надо - думал я. А как так получается - схема синтезирована соответственно коду, а что-то выброшено? Результат синтеза всегда во вьювере, и он именно и служит для того, чтобы посмотреть что сделал компилятор. Такой вопрос как - схема прорисована во вьювере полностью, согласно коду, я смотрю вьювер - синтез прошёл удачно, а оказывается вообще ничего нету? Хорошо, попробую объявить константу в топ модуле. Видимо для компилятора сложно когда не в топовом. Завтра попробую.
Тут вот один ньанс есть - упакована будет именно элементарная двочиная логика. Вы не замечаете с своими компаньонами, что как-то слишком явно обобщаете уровни? Не находите странным называть элементарную двоичную логику и уравнения - одним уровнем? Разве уравнения функционируют сами по себе? Я сталкиваюсь с трудностями, помимо флейма, поэтому будьте добры.
в свою очередь
https://habr.com/ru/articles/866816/#comment_27693988
тоже тщательнее оперировать информацией.
Я обещаю тщательнее проверять результаты, и если обнаружу то, чего быть не должно - уведомить читателя. Цифр я пока, кстати, никаких не приводил по быстродействию, только сравнения - и уж в этом, думаю, ошибки скорее нет, хотя всё может быть. Ах впрочем - а почему вы не напишите людям, о недорабтках среды, которые предлагают её в качестве импортозамещения? В моём коде ошибок нет. Вы этого не заметеили? Почему вы считаете, что мне нельзя проводить на основе свободной среды какие-то исследования, потому что она видите-ли что-то некорректно делает, а другим её можно использовать в качестве товара для импортозамещения и обучения?
Код выкладываю - ничего не скрываю. Значит вопросы все должны быть адресованы к разработчику платы. Чтобы вводить хоть кого-то в заблуждение - мне нужно что либо скрыть, но у меня всё открыто и доступно для понимания. Часто отвечать не могу, так как мало времени и много задач по его эффективному использованию. Всё в чем есть причина для моих обвинений - это только в том, что у меня всё открыто, а так как это не преступление, то понятно что меня попытаются обвинять даже в грехах разработчика. В следующих публикациях я буду выкладывать больше технической информации, но почти уверен, что буду так же виноват только потому, что делаю это я а не вы, и кроме того - я один, а вас - много. В таких случаях поведения стоит обращаться, для его понимания, к сериалам о дикой природе, в данном случае наверное лучше о обитателях пустынь.
Не приписывайте мне свои эксперименты, я никогда не додумался-бы вывести на светодиод даже задержанный сигнал с осцилятора. Это не ко мне.
Как и с остальным. Я так понимаю, что вы даже не пробовали примеры с светодиодами, что находятся по ссылкам на сайте разработчиков и сообщества?
Или я ошибаюсь? Если ошибаюсь, то зачем вы подключаете светодиод к генератору тактов? Хоть и поделенных, но не настолько, чтобы он заработал. Вы в курсе что на плате инвертированные порты светодиодов?
То, что код занимает столько-то, это не ко мне, а к разработчику вопрос. У меня тоже этот код занимает мало, на обоих компьютерах, но это работает. Всегда можно посмотреть во вьювер на результат синтеза. Да там не 700, а 1400 сумматоров даже. Хотя раньше может было и 700, я постоянно увеличиваю нагрузку на плату, пока она не даст сбой. Анализ проекта не всегда выдаёт точный анализ. Я пробовал разные варианты и всё работает. Светодиод вообще и не будет скорее всего работать от таких частот и к своим опытам меня прошу не привлекать и не отнимать на них моё время.
На убунте не запускается не осцилоскоп, ни, следовательно осцилятор. У меня для этих целей миникомпютер. Сейчас посмотрю сколько занимает проект в в окнах. В окнах те-же 23 лута. Но то, что это работает - вне сомнений. А вот ваши диоды и не должны работать - сначала ознакомьтес с примерами и найдите информацию, что они инвертированные. Кроме того, чтобы их подключить нужно ещё использовать Floor Planer, но они от высокой частоты вряд-ли заработают, им нужен или триггер или сигнал типа reg.
уже делал в прошлых публикациях - тут https://habr.com/ru/articles/854562/, никакого самообмана, тем более есть проще способ, которым теперь я и пользуюсь всегда (так как с ним нет необходимости создания файла с распиновкой) - изменить количество любых элементов или вообще закомментировать строку кода или несколько, так что насчёт самообмана не ко мне. По поводу того, что мой проект типа вообще не компилируется - прежде чем подобное заявлять, прежде напишите номер строки, которую мне заблокировать, после чего результат тестбенча останется прежним. И вообще способ комментирования строки или блока строк, или нескольких, а так-же изменения количества циклов, содержания строк - один из самых эффективных при поиске ошибки, если что. Светодиоды полезны для проверки работоспособности собственных триггеров, светодиоды для этого эффективнее тестбенчей. Вы пишите про следующие ваши эксприменты на "транзисторном уровне". В FPGA такого нет. Вся логика, которую вы напишите с применением TRI и bufif1 будет упакована компилятором в LUTы. Не обманывайте себя.
Практика покажет. Я вообще полагаю, что скорее всего будет использован один и тот-же примитив, тот который эффективнее, а синтаксис разный ещё бывает для поддержки версий, если что. Так что причина одинаковых результатов, без подробного изучения - может остаться нераскрытой. Либо, для её выяснения - нужно будет связываться с разработчиком. Поэтому на этот счёт я вообще ничего заявлять не стану.
Удачи.
Я не помню, но скорее всего это результат анализа с отключенным GOA. В субботу проверю. Вроде как отключал файл GOA. Вообще в субботу уже будет новый материал и публикация, только уже с расчетами, потому что теперь к этому всему готов триггер около транзисторного уровня. Буду тестировать все на транзисторном буфере TRI и на bufif1, и сумматор свой и триггер, там действительно будет интересно смотреть анализ схем. В воскресенье вы уже увидите публикацию в лучшем виде и гораздо интереснее, и уже со всеми цифрами, мне например было неинтересно, но один участник как то случайно занизил скорость моего сумматора в 10 000 раз, если осцилятор не достигает частоты гигагерца, пришлось посчитать самому, цифры интересные. Ещё публикация будет интересной потому, что я не буду отвлекаться на составление схем по чужим идеям и домыслам, поясню в воскресенье.
Зря думаете, что я этого не делал, просто после того как чужие сумматоры начали сбоить - я решил не прикреплять скриншоты вообще (поэхтому и сделал всего один - при сборке проекта с моим сумматором), о которых вы говорите, потому что тема публикации по сумматору, а не Gowin EDA.
Скриншот лежит в теле публикации под спойлером - найдите слова
" И вот теперь, как и обещал я выкладываю скриншот ", впрочем, могу и тут
. Читайте свойства файла - там дата модификации файла, создание - это уже как копирование на носители (если что - у меня убунта, но думаю что все ОС читают свойства файлов одинаково). Не забывайте, что проект скомпилирован с файлом GOA и прочими необходимыми для работы с gowin_analyzer_oscilloscope , поэтому увеличен. Если интересуют именно по коду и синтезу - это отдельный вопрос. Подождите воскресенья, я готовлю материал, но теперь учту уже и потребности сомневающихся.
То что делаю я - как раз работает без сбоев. А вот аналоги других, с той же таблицей истинности (всего три входа и два выхода) - дают сбои на испытательном стенде. И при меньшей нагрузке на плату, некоторые решения других - работали, так что Вы всё перепутали. Для людей я оставлял текст, что отвечу на вопросы, но вот вы просто все искажаете действительный порядок вещей, поэтому тоже это отметить надо.
tangnano 9k
Естесственное сокращение сумматора
https://www.cyberforum.ru/blogs/223907/blog8733.html
. Никаких XOR3. А вот когда я уже буду делать на его базе триггер - тогда уже адаптирую уравнения под удобное применение, а до того вообще не надо было, как и до вот этого
В воскресенье ради интереса потестирую.
Уравнения конечно применю, но только когда начну триггер создавать на базе сумматора, и то уравнения адаптированные будут, в том виде, когда они дают вот такой разультат
https://habr.com/ru/articles/862214/#comment_27630546
они вообще не нужны, разве что голову поморочить тому кто их знает. А вот адаптировать - будет полезным, так как много там (в методах уравнений) вещей интересных. А пока что - не применялось мной в программировании и схемотехнике.
Это вовсе не означает что в моей схеме ошибка.
А никто и не говорил что им не доверяет, просто я знаю что описание схемы в структурном виде так и синтезирует схему, такой, какая она есть, и мне это и нужно.
Нет это важно. Я не делаю проект для FPGA, я делаю свою архитектуру, поэтому это важно, и в данном случае для меня и является самым низким уровнем программирования - именно описание в структурном виде на уровне винтелей (переходить к уровню транзисторов не вижу смысла, хотя и этот вид немного у меня присутствует в виде электронных ключей или так называемых буферов трёх состояний), которое я смогу переносить на любую плату любого производителя - раз, и которое при синтезе не изменит первоначальной схемы - два.
Кроме того, тот уровень, о котором Вы говорите не является самым низким, никак, так как самый низкий вероятно будет верхний в следующем списке, приведено из книги
Так вот всё что я сделал - назвал стиль описания видом описания (структурный стиль описания и структурный уровень - не одно и то же), поскольку предпочтения тут не при чём и вопрос чисто технический. Вид описания у меня структурный, а уровень - вентильный. Так что Ваша помощь далеко таковой не является, не нужно никого вводить в заблуждение.
Я не обращаю внимание на малозначимые моменты (лучше сосредоточить внимание на ключевых местах), я достаточно внимательно отслеживаю поток ваших сообщений. Вам не нужно мне "помгать", лучше помогите (без кавычек) своим ближним. Мне помогут книги, как и в этот раз.
Не только об этом. Причём даже с нескольких раз Вы не перестаёте не знать.
В моей схеме нет никакой ошибки, она проверена в симуляторе и на самом FPGA, про ошибку это ваши фантазии и за них разумеется никаких спасибо Вы не дождётесь. Моя схема как была без ошибки до вашего появления - так и осталась без неё, никто вам не давал доступа к редактированию моей публикации тем более схемы. Я жду от вас именно того, на что вы заявляете с своими уравнениями, и при этом прошу учитывать вас вот этот ваш комментарий
https://habr.com/ru/articles/857444/comments/#comment_27568180
, который даёт понять. что вы не знаете что и во что компилирует компилятор. Доношу до Вас в очередной раз, в надежде быть услышанным : структурный вид описания (схему) компилятор не переделывает никак при синтезе, и синтезирует её именно в том виде - в виде схемы, со всеми теми элементами и проводами, как она описана (схема в тектстовом виде), в то время, как все другие виды описания компилятор уже переводит на язык описания схем при синтезе, причём переводит согласно логике в него заложенной разработчиками, в то время как структурное описание остаётся однозначным и не искажается и не изменяется никак (какой схема была до синтеза - такой она останется и после, без каких либо изменений).
Заранее спасибо за понимание, если конечно оно возможно вообще, в Вашем случае.