Comments 14
А MRAM вместо flash не рассматривается?
А не проще минимизировать применение fpga в космических применениях?)
Мне интересно, за что поставлен минус. По мне так применять fpga, которые не отличаются стойкостью по сравнению с asic и чипами требует серьёзных оснований - только для тех элементов системы, для которых отсутствуют специализированные чипы, контроллеры и dsp. Если же в модуль ставят немелкий fpga и туда засовывают обычный контроллер или делают sdr на полосу порядка 10 МГц, а потом городят огород чтобы добиться стабильной работы, это достаточно спорное решение
Сама статья безусловно интересная, но вот аргументация применения таких подходов мне не понятна, поэтому и спросил зачем так делать
Контроллеры и dsp по видимому с памятью программ на флеш, без кэша? Иначе в чем будет их стойкость по сравнению с fpga? И в таком варианте они потянут "sdr на полосу порядка 10 МГц"?
Asic для космоса это что-то на эльфийском дорого-богато-масковском или (ожидается к 2030 году)*2, имхо.
Если я правильно понимаю, то запрограммированный fpga от излучения трансформииуются во что то новое при каждом изменении конфигурационной ячейки памяти. Asic и чипы - нет, структура связей их ячеек остаётся той же. Или что тогда означает низкая и высокая, соотв, радиационная стойкость для этих типов микросхем?
Насчёт инициализации - чем плох 1149? Он же и контроль текущий может обеспечивать.
Кеш dsp и контроллеров - он внутрикристальный, для реалтайма, мне кажется он менее подвержен излучению по сравнению с конф. ячейками памяти fpga.
Первый чип ddc gc4016 уже имел полосу более 10 МГц, корпус 10 мм и потребление порядка ватта. Мне кажется сейчас эти чипсеты способны на большее. Вот там, где не хватает там да - только fpga, особенно для мелкосерийной аппаратуры.
Я просто представил - летит самолёт, бац - частица прилетела и радар замер на неск секунд пока fpga перезагрузится
В кэше ставят ECC, даже в автомобильных применениях, не то, что в космосе. Даже в обычном STM32 есть аппаратный бит чётности в RAM. Флешку свою процы тоже в фоне проверяют, сравнивают с копией или тоже по ECC восстанавливают.
10 МГц много что потянет. Но на космических 8-12 ГГц полоса в 10 МГц - это обычно не серьёзно.
Как я понял идея статьи была в том, чтобы использовать обычную fpga + так или иначе радиационно-стойкую память (не пересекался, не знаком с ньюансами, понимание на уровне что это на порядок доступнее и дешевле, чем радиационно-стойкая fpga) + некая радиационно-стойкая схема, которая при необходимости fpga перезагрузит, полностью или частично. Если понял прикладной аспект неверно, прошу поправить.
@nv13 высказал тезис про замену этого на, скажем, ddc (отдельной мс) + dsp/контроллер, без дополнительной логики на fpga (иначе в чем смысл замены). Мой вопрос в том, доступнее/надежнее ли условно радиационно-стойкий dsp, способный хотя бы SDR 10 МГц? Не я дал вводную,, но пусть гипотетически хотя бы так.
ECC это всеже не тот уровень. Такое, как и дублирующую логику, и в fpga можно замутить. Интересует сравнение - логика fpga, которая по большому счету просто озу, и часть, но немаловажная, логики процессора, в виде памяти программ и кеша, которые тоже просто озу.
Под термином ECC подразумевают разные вещи. В DDR-памяти и в микроконтроллерах это просто бит чётности, позволяющий при чтении обнаружить единичную ошибку, и уйти в перезагрузку. Он вообще к ECC формально не имеет отношения.
Во флеш-памяти - это дополнительная пачка бит со специальным кодом (С), который может корректировать (С) ошибки (Е), при этом не сильно раздувая ёмкость. В бытовых флешках это позволяет впарить больший объём за те же бабки, грубо говоря. В ответственных применениях - в общем, то же самое, только с большей вероятностью.
Про доступность таких dsp не могу сказать, это лучше у @sds_tech спросить. Но знаю, что микросхемы RAD-hard - это не сколько дублирование, сколько просто увеличение размеров. Грубо говоря технологии 7-28нм - это фигня, а 300нм-1мкм - это уже надёжно. Но с соответствующим энергопотреблением и уменьшением тактовой частоты.
Спасибо большое за статью!
Я сталкивался в практике больше с аппаратами, которые расчитывались на срок службы в несколько часов. Поэтому логики с переплетением и мажорирование было достаточным.
Из интересного когда писал дипломную работу связанную с инерциальной навигацией, видел статьи и патенты, где вместо реконфигурации ПЛИС использовали параллельные вычисления, то есть основное и экстропаляция. И вот экстропаляционные значения записывали в особую память. И в случае однократного сбоя получалось не терять навигационные данные.
а сам внешний чип предполагается рад стойким? для него не нужна защита от космического воздействия?
Как не угробить FPGA в космосе: архитектура скрабберов и борьба с радиацией