SoC: поднимаем простой DMA на FPGA

[@EighthMayer]

Дальнейший план статей такой, если, конечно, они кому-нибудь интересны

Очень интересны.

[@ishevchuk]

В открытом доступе я не нашел данных бенчмарков по пропускной способности fpga2sdram от Альтеры (хотя интересно глянуть :) ).

Еще скорость будет зависеть от частоты самого DDR и того, что делает процессор (читай, операционная система) в момент теста (что она пишет/читает в/из DDR).

Наткнулся на видение SoC от 2011 года:
www.arrownac.com/offers/vision/files/ppt/altera-soc-fpga.pdf

Там (см. стр. 16) можно увидить числа ~100Gbps для Cyclone V. (Видимо, это получено перемножением 256 * 200 * 10^6 * 2 [Read + Write] ).
Числа, скорее всего, маркетинговые :)

[@andy_shev]

Заметил, что вы в драйвере используете dmam_alloc_coherent(), но при этом всё остальное не из devres API. Я писал о нём статью: habrahabr.ru/post/255459.

[@jok40]

Теоретически можно было использовать конвертер, сгенерированный Qsys, указав для IP-корки Avalon-MM Bridge ширину в 16 бит, но на практике этого сделать не удалось — Qsys сгенерировал нерабочий модуль.

А можно чуть поподробнее — как эта нерабочесть выглядела? Зависал HPS? Или может формировались неправильные сигналы?