Comments 21
Как тебе это, Илон Маск YuriPanchul? :)
(Пожимая плечами) взяли MIPS, переставили битики в декодере, чтобы его нельзя было назвать MIPS, и назвали его RISC/V. Выкинули branch delay slots, чтобы не мешал в high-end ядрах (в MIPS Rev 6 delay slots тоже удалили), немного помассажировали векторные регистры и атомарные инструкции, и сделали вид, что все это что-то совсем новое. Чтобы казаться лучше по Coremark//MHz, сравниваются с ядрами конкурентов нескольколетней давности.
Приходите во вторник на семинар в Лас-Вегасе или в июле в Зеленоград, я покажу все это же, что описано в статье, на MIPS, но в дополнение к этому, покажу как это все работает на железе, с искуственно пониженной частотой, чтобы смотреть как из процессора вываливаются строки кэша, и как данные двигаются по его байпасам.
Вот ссылка для регистрации в Лас-Вегасе — bit.ly/mips-open-at-dac-2019
Вот ссылка для регистрации в Зеленограде — bit.ly/miet-summer-school-2019
Приходите во вторник на семинар в Лас-Вегасе или в июле в Зеленоград, я покажу все это же, что описано в статье, на MIPS, но в дополнение к этому, покажу как это все работает на железе, с искуственно пониженной частотой, чтобы смотреть как из процессора вываливаются строки кэша, и как данные двигаются по его байпасам.
Вот ссылка для регистрации в Лас-Вегасе — bit.ly/mips-open-at-dac-2019
Вот ссылка для регистрации в Зеленограде — bit.ly/miet-summer-school-2019
Такой коммент я уже видел. Китай по многим причинам похоже что за RISC-V ухватится. Вы точно также будете мипс поливать, когда придётся стать дистрибьютором RISC-V?
Во-первых я не дистрибутор, а инженер-разработчик. И я вовсе не поливаю RISC/V. RISC/V — это очень активное и правильное движение — действительно в индустрии недовольны армом, его ценами в частности. Китай ухватился не только за RISC/V, но и MIPS тоже использует. MediaTek в частности для 5G модема использует ядро MIPS I7200 Шаолинь, которое разрабатывает отделение нашей компании в Шанхае.
В движухе RISC/V у меня только вызывает некоторое не то что сожаление, а даже удивление, что они не сделали никаких существенных технических прорывов. Только косметические изменения по сравнению с предыдущими архитектурами и расширениями — базовый RISC, многопоточность, векторные расширения, расширения с высокой плотностью кода итд. И много хайпа.
Да, RISC/V снизил цены на low-end ядра до нуля. Но где архитектурные или микроархитектурные прорывы. Где high-end ядра с высокими SPECint и CoreMark?
В движухе RISC/V у меня только вызывает некоторое не то что сожаление, а даже удивление, что они не сделали никаких существенных технических прорывов. Только косметические изменения по сравнению с предыдущими архитектурами и расширениями — базовый RISC, многопоточность, векторные расширения, расширения с высокой плотностью кода итд. И много хайпа.
Да, RISC/V снизил цены на low-end ядра до нуля. Но где архитектурные или микроархитектурные прорывы. Где high-end ядра с высокими SPECint и CoreMark?
UFO just landed and posted this here
Я не изучал lowRISC детально, но по недавнему разговору о них у меня сложилось впечатление, что это очень небольшая команда без существенных преимуществ по сравнению с другими проектами и пока без четкой ниши. Наверное поэтому они решили пока съэкономить ресурсы и не распыляться на продажи чипов и плат большому количеству розничных покупателей.
Мне одному кажется, что содержание статьи не соответствует заголовку?
Свободная и открытая модель делает RISC-V
Вроде бы (по-моему, мне кажется, я точно не уверен) есть какая то заморочка для коммерческого использования. Чтобы его использовать коммерчески нужна наклейка (trademark) чтобы взять наклейку, нужно состоять в фонде RISC-V. Чтобы состоять в фонде, нужно вносить доллары в фонд. Ну и в случае протестов со стороны правительства США, эту наклейку не налепить, а, значит, формально не получить права на продажу. Как ARM и Huawei.
На Али две платы копеечных, одна с фпга и софт ядром, другая с к210. С какой начать лучше?
Конечно с K210. Китайские ребята из Sipeed уже несколько достойных плат сделали. Самая новая Sipeed Maixduino Kit for RISC-V AI + IoT за 24$. Есть бодрый и отзывчивый телеграм канал, в котором присутствуют разработчики этих плат.
А если хочется именно плис, то посмотрите в сторону iCEBreaker или даже на прекрасный Fomu
А если хочется именно плис, то посмотрите в сторону iCEBreaker или даже на прекрасный Fomu
Мне кажется, что для популяризации данного ядра процессора, впрочем как и любого другого, требуется как минимум создать инфраструктуру отладки с тем же OpenOCD на конкретной ПЛИС. Иными словами нужен debug IP-core, который был бы мостом между ядром процессора и JTAG подсистемой конечной ПЛИС. Сделать opensource варианты ядер для Xilinx, Altera, Lattice, и сообщество потянется применять RISC-V, а не закрытый Microblaze или NIOS. Пока что, при прочих равных, я не вижу особых преимуществ RISC-V перед тем же LatticeMico32, который тоже открыт и много где задействован.
Некоторая инфраструктура уже существует, например OpenOCD с GDB через j-link, c помощью altera stratix, хочешь шелл, хочешь эклипс, все работает крутится, отлаживается.
На Lattice есть много материалов, в том числе на русском "Конфигурация FPGA в качестве RISC-V процессора"
Синтакор – RISC-V компания из Санкт-Петербурга, тоже не стоит на месте. Вот свежие материалы с майского RISC-V митапа в Москве.
Синтакор – RISC-V компания из Санкт-Петербурга, тоже не стоит на месте. Вот свежие материалы с майского RISC-V митапа в Москве.
Компания Промобит из Омска, производитель российских СХД на Эльбрусах, готовится к выпуску продукции на RISC-V. Расценивать это как показатель популярности данной системы команд?
На Lattice iCE40 UltraPlus + RISC-V делают реализации LoRa и двоичные матричные нейронки BNN.
А кто что может вспомнить про OpenRISC?
Ну кроме того что когда-то Cadence на его основе проводил пару тренингов.
Так-то оно вроде пока живое, относительно недавно даже его поддержку в upstream GCC продвинули.
Я в него палочкой потыкал, с помощью FuseSOC собрал битстрим для платы DE0-Nano, запустил mainline Linux 5.1.2 + BusyBox и на этом пока успокоился.
Ну кроме того что когда-то Cadence на его основе проводил пару тренингов.
Так-то оно вроде пока живое, относительно недавно даже его поддержку в upstream GCC продвинули.
Я в него палочкой потыкал, с помощью FuseSOC собрал битстрим для платы DE0-Nano, запустил mainline Linux 5.1.2 + BusyBox и на этом пока успокоился.
Спасибо, Вам! Очень крута статья! От себя (PlatformIO) хочу добавить, что у нас есть полная поддержка RISC-V, включая эмуляцию. 2 недели назад Western Digital Extends Openness of PlatformIO and Enhances its RISC-V Portfolio to Accelerate Data-Centric Innovation мы обявили о сотрудничестве с Western Digital and SiFive. Много хороших новостей впереди!
Martin Fink, CTO of Western Digital, записал очень крутые видео-уроки — RISC-V ASM with PlatformIO + VSCode. Можно поиграться с его проектом даже без физической HiFive1 платы.
Нужно больше таких разборов по архитектуре RISC-V!
Sign up to leave a comment.
RISC-V с нуля