Pull to refresh

Comments 9

VHDL мы упомянем в обзоре языков, но на этом все. Мы считаем, что начинать следует с SystemVerilog.
На эту тему мы говорим во второй лекции: сравниваем языки, обсуждаем плюсы и минусы каждого.
Спасибо за курсы!
Было интересно и познавательно.
Хочется надеяться, что на этом всё не закончится и будет продолжение(не обязательно по FPGA)
Sign up to leave a comment.

Articles