Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

[@KeisN13]

Я просто оставлю это здесь

[@Promwad]

Спасибо за видео нашего доклада с конференции FPGA-Systems 2021.1! :-) Там как раз были изложены тезисы этой статьи.

[@KeisN13]

Ждем полноценную полуторочасовую версию на конференции FPGA-Systems 2021.2 27 ноября

[@AlexanderS]

Я под «разработка FPGA-прошивки» подразумеваю изучение аппаратной части и именно разработку архитектуры прошивки. Используются стандартные или проверенные блоки, продумывается логика взаимодействия, пишется «легкое» ТЗ для специфичных блоков для проекта. На этом этапе моделирования нет. Это потом уже прошивка собирается (порой с корректировкой архитектуры) и вот потом уже идёт этап именно моделирования собранной прошивки, если такая необходимость есть, обычно приступается к отладке)

[@AlexanderS]

На базе практической рекомендации №3 можно сделать самодиагностику отдельного блока проекта — при возникновении «неизвестной» ошибки зависший блок просто самосбрасывается (к внешнему сигналу сброса замешивается внутренний сигнал) и тикает отдельный счётчик ошибок. Может быть полезно в ответственных проектах, сбои по данным в которых менее критичны состояния работоспособности.

Вот 8-ая рекомендация несколько холиварная)

[@N1ch0la]

Thanks!