Comments 3
*** One channel transaction is defined as an assertion of VALID signal followed by the asserted READY signal for one cycle ***
Верна ли эта формулировка? Имхо транзакция на канале считается состоявшейся, если и Valid, и Ready оказались (были sampled) оба 1 в момент положительного фронта тактового сигнала. Ready там может быть выставлена до valid, или valid до ready - это все не важно.
Хорошая статья, спасибо. Недавно пригодилась при разработке QSPI/XiP интерфейса для софтварного ядра.
It seems that AWBURST value in second figure in section “Write requests explained” should be 1 (INCR) instead of 0 (FIXED).
Sign up to leave a comment.
System-on-Chip bus: AXI4 simplified and explained