Комментарии 6
Интересно, а до каких частот ультразвука можно разогнаться? Там, наверху очень много вкусного.
В микросхемах FPGA код нельзя отлаживать традиционными программистскими дебагерами, ведь код не исполняется последовательно по шагам
Можно. режим пошаговой отладки есть в симуляторах, точки останова и тд. Но для этого надо написать тестбенч, и бывают случаи, когда "к черту тестбенчи" мы все проверим сигнал тапом и чипскопом
Судя по количеству клоков, вам еще предстоит узнать, что так делать не рекомендуется ) Рискну предположить. что ты делил клок на триггерах и выход этой цепочки использовал как клок. вместо использования разрешающего сигнала clock_enable или встроенной PLLки (при условии што она может выдать такие низкие частоты). Но для статьи на хабре про парумегагерцовый проект сойдет. Извини за душнилово.
Плата интересная. Но мне кажется, что для задач цифровой обработки звука на ней органично смотрелась бы ещё пара S/PDIF, можно в виде адаптера. Тогда студенты смогут воспользоваться стандартным интерфейсом для ввода цифрового звука и сконцентрироваться на ПЛИС.
Оцифровка звука FPGA платой MCY316