Comments 6
К сожалению, в размерности LUT-a пока прогресса нет, революция откладывается. Всё тот же LUT6. По сравнению со Stratix-10 добавили больше мультиплексоров в ALM, что по идее улучшит связность, хотя такое ощущение, что это на самом деле дублирует роль интреконнектов, т.е. наверняка очень мало скажется на конечном результате. Быстрый выход LUT6 и LUT5 тоже как новинка.
Stratix-10 ALM
Agilex-10 ALM
К сожалению, в размерности LUT-a пока прогресса нет, революция откладывается. Всё тот же LUT6.А кто сказал, что LUT c размерностью больше шестерки — это хорошо?
А кто сказал, что LUT c размерностью больше шестерки — это хорошо?Если технология позволяет создать LUT большей размерности при той же производительности (задержке) и стоимости, то это практически всегда хорошо. Больше размерность LUT — более сложную логику (булеву функцию) можно упаковать внутри. А польза вполне очевидная. То, что делалось за 4 такта конвейера на LUT6 теоретически можно было бы сделать за 2 такта на LUT8, к примеру. Потом, обратите внимание, что судя по документации LUT6 получается из LUT4 двойным мультиплексированием. Конечно, не понятно как это выглядит на кристалле, но вполне вероятно, что базовый примитив таки — LUT4. Возможно на бОльшую размерность не переходят, т.к. пока нет на рынке критичных задач для такой архитектуры. Да и LUT6 уникален тем, что в него вмещается легко мультиплексор 4:1 + 2 входа управления. Например, для 8:1 уже нужно было бы LUT11 (8+3), что пока, видимо сложновато и не нужно. Да и софт придётся приспосабливать.
Здесь всё не так однозначно. С одной стороны, LUT6 позволяют вместить больше логики, а с другой — тянут увеличение энергопотребления, а также увеличение количества трассировочных линий на кристалле (и задержек распространения сигналов). Для LUT8 всё будет ещё хуже.
Для примера, Microsemi в своих энергоэффективных FPGA целенаправленно использует 4-входовые LUT (их рассуждения о причинах).
Вообще, размер LUT — это область активных исследований. Та же Altera/Intel выбрала LUT6, приводя данные по увеличению производительности на 14% за счет уменьшения числа уровней логики, но при этом и оверхед по площади в 17% (по сравнению с LUT4). Далее, они же приводят информацию о том, что средства синтеза используют LUT6 неэффективно, т.е. в большинстве случаев LUT6 остаются заполненными не до предела. Тема очень интересна, подробности можно глянуть например здесь и здесь. Видно много компромиссов и насколько я могу судить из их выкладок, оптимальное решение лежит в районе LUT4-LUT6.
Для примера, Microsemi в своих энергоэффективных FPGA целенаправленно использует 4-входовые LUT (их рассуждения о причинах).
Вообще, размер LUT — это область активных исследований. Та же Altera/Intel выбрала LUT6, приводя данные по увеличению производительности на 14% за счет уменьшения числа уровней логики, но при этом и оверхед по площади в 17% (по сравнению с LUT4). Далее, они же приводят информацию о том, что средства синтеза используют LUT6 неэффективно, т.е. в большинстве случаев LUT6 остаются заполненными не до предела. Тема очень интересна, подробности можно глянуть например здесь и здесь. Видно много компромиссов и насколько я могу судить из их выкладок, оптимальное решение лежит в районе LUT4-LUT6.
Если технология позволяет создать LUT большей размерности при той же производительности (задержке) и стоимости, то это практически всегда хорошо.Так нет же, не «практически всегда хорошо», а на самом деле есть куча минусов, например те, что озвучены в комментарии выше. А для совсем простых задач вполне себе есть устройства с LUT2 и LUT3, и их производители явно не были ограничены ни в чем.
Планируется ли поддержка BFLOAT16 в недорогих сериях?
Sign up to leave a comment.
Линейка Agilex — 10-нм FPGA Intel