Процессор

Ну да, ничего сложного и нет. На AHDLе, кстати, немного проще. Я на нем недавно brainfuck-процессор писал, управился всего за пару часов (при том что AHDL знаю на уровне дисциплины провиницального университета, то есть не знаю).

Ностальгия… У меня были горы таких тетрадок.

Трудное детство, ZX Spectrum без магнитофона в одной розетке с холодильником.

Да, именно так. Стоит ли исправить статью, как думаете?

Не совсем. RISC — ето именно уменьшений набор команд. Команди делаются более ортогональние, редко используемие команди — убираются. Про загрузить-посчитать-сохранить — ето Load-Store архитектура и ортогональна RISC. Например — ARM — Load-Store RISC. MSP430 — RISC, но не Load Store.

Тоже не совсем верно. Бывает и наоборот, когда одной инструкцией на RISC делается то, для чего на CISC потребуется 5.
Сравните, например, ARM:

addeq R0, R1, R2, lsl R3

и x86:

jnz @skip
mov eax, ebx
mov ecx, esi
shl eax, cl
add eax, edx
@skip:

еще одна жертва видящая все и везде minecraft :))))

П.С. нас всех вылечат :)

Толковое замечание. Спасибо, никогда больше так делать не буду.

IA-32? Жестоко с вами поступили, однако.

На opencores.org есть проект процессора Zet: opencores.org/project,zet86
Может поможет. А так, могу только посочувствовать.

Чем же вы преподавателя обидели?
Вариант, что сам преподаватель не ведает что творит даже представить боюсь.

Возможно я что-то не так сказал — тогда извиняюсь.
Поясню: 32-х разрядное АЛУ собираем на 8 МПС К1804ВС2, 32-х разрядные регистры (около 10-15) собираем на 4 К1804ИР2. Это что касается принципиальной эл.схемы. В сумме около 150 микросхем вышло.
Сейчас я на стадии разработки алгоритмов, где всё организуется как раз таки на логических элементах, поэтому статьи такого рода на вес золота.
Очевидно, мой проект попроще будет, т.к. берутся «черные ящики» с выводами. Хотя это только предположение.

Грустный и правдивый комментарий :(

Всегда интересовался рассказыванием интересных историй хорошим людям. Так что не стесняйтесь, обращайтесь. Было бы интересно узнать, что интересно людям, и рассказать этим людям об этом интересном.

Потому что Logisim сделан не в нашей стране, и потому что в нашей стране не сделан аналог Logisim. Такие дела.

Мировая интеграция. Нужно уметь читать обозначания потенциального противника принятые на 5/6 суши.

Литературу подсказать не могу, к сожалению, но пару слов сказать — это можно.
Вариантов много. Можете моделировать на уровне «цифровая схема — это такой черный ящик». Эти черные ящики очень легко моделируются, а потом представляются графически (навроде блок-схем).
Можете моделировать на уровне «цифровая схема — это такая схема из транзисторов и прочей требухи». Тогда открываете справочник-учебник по МРЭС, читаете внимательно про математические модели резисторов, катушек, конденсаторов, диодов и транзисторов, а потом используя эти модели и хрестоматийные схемы логических устройств, делаете свой велосипед.
Второй вариант, как мне кажется, предпочтительнее. Он учитывает частотные и вольт-амперные характеристики элементов. То есть, например, можно будет реально наблюдать задержку в наносекунды при перекдючении элемента (а это очень важно)

Событийные модели. Посмотрите, например, семантику VHDL.

К сожалению, память вас подводит. В сумматорах флаг переполнения включается при обнулении, а вот в регистрах и счетчиках — при достижении наивысшего значения.