Возможно причина как раз в специфике работы Латтисов (не имел дела с этим производителем), либо причина в стремлении прикрепить платку к конкретному веб хранилищу, чтобы человеки не могли применять её «налево». Тут всё покрыто тайной ;)
Потому что FPGA НЕ МИКРОКОНТРОЛЛЕР! При разработке нужно пройти семь кругов ада довольно сложный процесс. Начиная от синтеза, заканчивая маппингом, прейсментом и роутингом. В зависимости от сложности, проект UART+I2C+SPI может собираться от 5 до 30 минут (при очень высоких частотах и большой плотности размещения). А потом нужно сконфигурировать саму ПЛИСину. Не залить программный код в память, а именно сконфигурировать. Это конечно происходит по такому же последовательному интерфейсу, но тут нет никаких «фишек» чистый поток единиц и нулей.
Поэтому перенос всех «тяжелых» работ в облако выглядит очень заманчиво. И может вправду понизит порог страдания вхождения в разработку на FPGA (заметьте, НЕ программирования)
Подобный инженерный финт заметно облегчает задачу запуска, но будет интересно когда-нибудь почитать (пока что эти данные не публикуются), какие процессы применяет SpaceX на их производстве.
Согласно этой небольшой заметке в основе спутников лежит Xilinx SoC FPGA Ultrascale с ARM ядром. Понятно, что многое за семью печатями, но сам факт реконфигурируемой логики позволяет расширить возможности и гибкость системы.
1. Расстояние между слоями составляет десятки микрон, так что я сомневаюсь, что температура будет кардинально отличаться «снаружи» чипа от температуры «внутри».
2. У АМД основная проблема как раз в интерконнектных соединениях (греются именно те части, которые отвечают за соединения с внешней ДДР) соответственно если память будет «в проце» то и нечему будет греться
Конечно я могу очень сильно ошибаться, тогда поправьте меня.
Более-менее вменяемый — это проверки всех возможных комбинаций сервисные биты-информационные, а также покрытие возможных коллизий на линии при подключении генеретор-приёмник, несколько генераторов-приёмник, генератор-несколько приёмников. Хотя за навоку на OS-VVM спасибо.
Сейчас доделываю проект I2C на Спартане. Попутно стараюсь сделать более-менее вменяемый Тестбенч на VHDL. В чём разница, будет комбинация последовательностей задана VHDL или SV? Или какой-то там I2C для вас не серьйозный проект?
Больше похоже на рекламу сковороды и газового гриля указанной марки. А где сравнение хотя-бы нескольких сковород, нескольких газовых грилей? Наконец разнообразные решетки можно было сравнить, благо цена в основном не космическая. И самое основное — как можно сравнивать 2 средства готовки на огне с полноценным независимым оборудованием?
Здравствуйте. Действительно достаточно интересная статья с несколькими нюансами. Как указано пользователем Wilderwein очень важно понимать на каком чипе ведется разработка. По моей памяти, к примеру, Spartan 6 нивкакую не хотел адекватно реагировать на синхронный set, при том что aset и arst синтезировал отлично (там большой вопрос в строении LUT). И то же касается всех остальных чипов. Они только для студента и системного инженера «полностью программируемые». По факту же для разработки нужно понимать как разрабатывать на чипе и чем больше уровень понимания, тем выше профессионализм разработчика.
По указанным примерам. Я проектирую на VHDL, но попытка сбросить по положительному фронту if (arst) begin при списке чувствительности отрицательного фронте negedge arst вызывает конфуз даже у схемотехника. Что говорить об синтезаторе. Из чего следует, что как миним перед проектированием следует ознакомится с соответствующим кодстайлом и не использовать «придуманные» конструкции либо быть готовым к «абракрадабре» после синтеза.
з.ы. На картинках Vivado указаны уже синтезированные конструкции от чего ненужные буферы и т.п. Для просмотра схематика достаточно вызвать Elaborated Design — и проще, и не требует пересинтезировать каждый раз.
семь кругов ададовольно сложный процесс. Начиная от синтеза, заканчивая маппингом, прейсментом и роутингом. В зависимости от сложности, проект UART+I2C+SPI может собираться от 5 до 30 минут (при очень высоких частотах и большой плотности размещения). А потом нужно сконфигурировать саму ПЛИСину. Не залить программный код в память, а именно сконфигурировать. Это конечно происходит по такому же последовательному интерфейсу, но тут нет никаких «фишек» чистый поток единиц и нулей.Поэтому перенос всех «тяжелых» работ в облако выглядит очень заманчиво. И может вправду понизит порог
страданиявхождения в разработку на FPGA (заметьте, НЕ программирования)Согласно этой небольшой заметке в основе спутников лежит Xilinx SoC FPGA Ultrascale с ARM ядром. Понятно, что многое за семью печатями, но сам факт реконфигурируемой логики позволяет расширить возможности и гибкость системы.
2. У АМД основная проблема как раз в интерконнектных соединениях (греются именно те части, которые отвечают за соединения с внешней ДДР) соответственно если память будет «в проце» то и нечему будет греться
Конечно я могу очень сильно ошибаться, тогда поправьте меня.
По указанным примерам. Я проектирую на VHDL, но попытка сбросить по положительному фронту
if (arst) beginпри списке чувствительности отрицательного фронтеnegedge arstвызывает конфуз даже у схемотехника. Что говорить об синтезаторе. Из чего следует, что как миним перед проектированием следует ознакомится с соответствующим кодстайлом и не использовать «придуманные» конструкции либо быть готовым к «абракрадабре» после синтеза.з.ы. На картинках Vivado указаны уже синтезированные конструкции от чего ненужные буферы и т.п. Для просмотра схематика достаточно вызвать Elaborated Design — и проще, и не требует пересинтезировать каждый раз.