Search
Write a publication
Pull to refresh
7
0
Василий @mux4in1

Пользователь

Send message

А первый пример вообще валидный? В упор не понимаю, как два хранящихся по значению std::string могут указывать на один и тот же ресурс

Шаг 2: объявление регистров внутри модуля

Это не регистры! Это тип данных reg, переменные этого типа должны стоять с левой стороны процедурных присваиваний. В SystemVerilog этот тип называется logic именно ради избегания подобной путаницы.
долгосрочное присваивание

В русскоязычной литературе используется термин «непрерывное присваивание»
Меня тоже это сначала смутило, однако, статическая ячейка памяти содержит 2 инвертора и 2 ключа. Ни защелок, ни триггеров там не наблюдается. Более того, память со случайным доступом не инициализируют. Мы либо записали туда полезные данные, либо сами дураки, что полезли читать из незаписанной ячейки.
Говоря о приведенной Вами картинке: не приведет ли такой расклад к необходимости делать р-канальный транзистор в 20 раз шире n-канального? Или это легко скомпенсировать количеством fin'ов?
Совсем никак не хватает скорости для СВЧ? Снова попробуем арсенид галлия? Нет, давайте растянем кристаллическую решетку кремния при помощи германия, чтобы локально повысить подвижность электронов.

Говорите ли Вы о напряженном/расслабленном кремнии или о твердом растворе SiGe? Я могу ошибаться, но содержание германия наоборот снижает подвижность электронов.
Я всегда думал, что гибридная ИС — сочетание интегральных и навесных компонентов обычно на диэлектрической подложке. Разве микросборка не может быть одним интегральным модулем, выводы которого разведены на разные ноги корпуса, т.е. обычной ИС?
Не знаю, перевод ли это, но фраза «уборка в среду, а потом бесплатные выходные» немного режет слух. Может, выходные все же не «бесплатные», а «свободные» (от англ. free)?

Information

Rating
Does not participate
Location
Россия
Registered
Activity