Да, про объемы производства я почему-то забыл. В моей практике изготовления пластин была маааленькая партия из 10-ти SOI-подложек, и ты с ними обращался, как с годовалыми детьми, ибо дорого.
Когда вслед за термином «длина канала» прочел «площадь ячейки памяти», а затем и «маркетологи» — все стало прозрачным. Всегда в голове почему-то держалось, что длина канала транзистора = обозначение проектной нормы технологии изготовления. Потом ещё FinFET появился, и стало явным, что где-то чего-то не договаривают. Ведь и правда, «физику не обманешь». И насколько показательной является картинка сравнения 90 нм и 32 нм нод! Leff отличается всего на 1 нм. Вот она, сила маркетинга :)
Кстати, назрел еще вопрос: как у AMD получалось выпускать чипы на FDSOI подложках с меньшей ценой, чем у Intel, которые использовали «обычные» подложки? Красные получается совсем себе в убыток микропроцессоры производили? Просто из личного опыта: кремниевая подложка диаметром 200 мм с эпитаксиальным слоем стоит ~50$/wafer, 200 мм SOI с толщиной пленки SiO2 в 100 нм стоит ~500$/wafer (цены приблизительные — с закупкой не сталкивался, но разницу в цене ощутить позволит).
Огромное спасибо Вам за такие замечательные статьи! Читать о разработке и производстве передовой (и не только) микроэлектроники на русском, где внятно разжеваны все мелочи — это прекрасно :)
Выше уже поправили несколько раз, да и у вас не совсем корректно.
Сначала формируют маску:
нанесение фоторезиста — наносим на подложку (пластину) светочувствительный материал;
экспонирование — засвечиваем через маску (фотошаблон) необходимые элементы топологии кристалла на фоторезисте;
проявление — удаляем незаэкспонированные участки фоторезиста с использованием проявителя — вещества, которое смоет незавсеченные участки фоторезиста;
дубление — «запекаем», «подсушиваем» фоторезист, чтобы он стал более твердым и выдержал последующие обработки по маршруту изготовления кристаллов.
Здесь я не указал некоторых нюансов аля предварительной обработки подложки перед нанесением фоторезиста, всякие поддубливания и т.д. для того, чтобы было более понятно и не перегружено. Пункты выше — типовой процесс формирования маски фоторезиста на поверхности подложки.
Про фоторезист
Инверсный фоторезист — такого понятия нет, насколько мне известно. Перепутали с позитивным и негативным фоторезистом (еще есть и смешанный тип, когда один тип фоторезиста можно превратить во второй путем проведения доп. обработок).
В дальнейшем подложка со сформированной фоторезистивной маской подвергается другим обработкам:
химическое (жидкостное) травление — как уже понятно из названия, травление каких-либо участков поверхности подложки, не закрытых фоторезистивной маской различными кислотами;
сухое травление — травление различных пленок в разнообразных ионизированных газах и их смесях (проще — в плазме. Dry etching, RIE (Reactive-ion etching)). Опять таки, процесс травления осуществляется только на участках, не закрытых фоторезистом;
ионное легирование (ионная имплантация) — введение в поверхностный слой подложки различных примесей для формирования областей с различной проводимостью (n, p и их вариации). И снова, примесь при легировании попадает только на свободные от фоторезиста участки подложки (на других участках примесь просто не «прострелит» фоторезист).
Три данных пункта — вариации формирования различных элементов топологии схемы кристалла ПО МАСКЕ(!) фоторезиста. После выполнения данных операций фоторезист удаляют, производят хим. обработку подложек (мойка, сушка и т.д.) и дальше по кругу (цепляя на этом круге и другие операции), до победного конца — готового кристалла.
Надеюсь, у меня получилось более-менее просто и понятно, вкратце, объяснить процесс переноса рисунка с маски (фотошаблона) на подложку (пластину) и получение нужных элементов схемы кристалла. А то прочтя статью можно подумать, что в производстве микросхем задействована одна только фотолитография. Стоп, там же именно так и написано!
Как говорится, «Москва не сразу строилась». Так что спустя какое-то время этот «ракетный моделизм» выйдет на другой уровень, и данные компании вполне себе смогут выводить спутники в космос без проблем. А это уже весьма неплохо.
Радует появление многочисленных частных компаний в данной сфере. Вспоминается космическая гонка — но уже без «фанатизма» (да, здесь пока только выводом спутников пахнет, но все же).
Число, которое указывается в проектной норме техпроцесса — это минимальная длина канала транзистора для данного техпроцесса. Например, для проектных норм, допустим, 40 нм, минимальная длина канала транзистора составит те же 40 нм. Однако, по этому же техпроцессу 40 нм в топологии схемы могут использовать транзисторы и «пожирнее» — 65 нм и т.д. Самые маленькие транзисторы используют, в основном, в блоках логики микросхем (чтобы работали быстрее), остальные элементы могут быть выполнены по более толстым нормам (в пределах разумного, конечно же).
По поводу того, какие уловки используют для преодоления барьера при уменьшении проектных норм, немного написано в статьеamartology. Но я бы также с удовольствием послушал его более развёрнутый комментарий на эту тему :)
Не «элементы вытравливаются на кристалле с помощью света», а «электронная схема создаётся на кристалле с помощью света и светочувствительных химических веществ». Травление — кислотой (или щёлочью).
ИМХО, правильнее будет «рисунок топологии электронной схемы будущего чипа формируется на поверхности кристалла с помощью света и светочувствительных химических веществ».
Про травление уже говорил ниже. В остальном всё по делу.
Справедливости ради, классическое проявление как раз и производится щелочными растворами разными. Dry etching — это процессы травления слоёв структур будущих чипов по маске, сформированной процессами фотолитографии. У вас же по ссылке именно это и описано:
Dry etching is used in conjunction with photolithographic techniques
Толщина: 7.4 мм.
Пыле- и влагозащита: IP68
Аудиовыход: lightning
Дата выпуска: 2020 г.
Sony Xperia M4 Aqua dual
Толщина: 7.3 мм.
Пыле- и влагозащита: IP68
Аудиовыход: jack 3.5 мм
Дата выпуска: 2015 г.
Nuff said.
Когда вслед за термином «длина канала» прочел «площадь ячейки памяти», а затем и «маркетологи» — все стало прозрачным. Всегда в голове почему-то держалось, что длина канала транзистора = обозначение проектной нормы технологии изготовления. Потом ещё FinFET появился, и стало явным, что где-то чего-то не договаривают. Ведь и правда, «физику не обманешь». И насколько показательной является картинка сравнения 90 нм и 32 нм нод! Leff отличается всего на 1 нм. Вот она, сила маркетинга :)
Кстати, назрел еще вопрос: как у AMD получалось выпускать чипы на FDSOI подложках с меньшей ценой, чем у Intel, которые использовали «обычные» подложки? Красные получается совсем себе в убыток микропроцессоры производили? Просто из личного опыта: кремниевая подложка диаметром 200 мм с эпитаксиальным слоем стоит ~50$/wafer, 200 мм SOI с толщиной пленки SiO2 в 100 нм стоит ~500$/wafer (цены приблизительные — с закупкой не сталкивался, но разницу в цене ощутить позволит).
Огромное спасибо Вам за такие замечательные статьи! Читать о разработке и производстве передовой (и не только) микроэлектроники на русском, где внятно разжеваны все мелочи — это прекрасно :)
Сначала формируют маску:
Здесь я не указал некоторых нюансов аля предварительной обработки подложки перед нанесением фоторезиста, всякие поддубливания и т.д. для того, чтобы было более понятно и не перегружено. Пункты выше — типовой процесс формирования маски фоторезиста на поверхности подложки.
В дальнейшем подложка со сформированной фоторезистивной маской подвергается другим обработкам:
Три данных пункта — вариации формирования различных элементов топологии схемы кристалла ПО МАСКЕ(!) фоторезиста. После выполнения данных операций фоторезист удаляют, производят хим. обработку подложек (мойка, сушка и т.д.) и дальше по кругу (цепляя на этом круге и другие операции), до победного конца — готового кристалла.
Надеюсь, у меня получилось более-менее просто и понятно, вкратце, объяснить процесс переноса рисунка с маски (фотошаблона) на подложку (пластину) и получение нужных элементов схемы кристалла. А то прочтя статью можно подумать, что в производстве микросхем задействована одна только фотолитография. Стоп, там же именно так и написано!
Радует появление многочисленных частных компаний в данной сфере. Вспоминается космическая гонка — но уже без «фанатизма» (да, здесь пока только выводом спутников пахнет, но все же).
Хороший рассказ, спасибо!
Напишите, пожалуйста. Очень интересно послушать.
По поводу того, какие уловки используют для преодоления барьера при уменьшении проектных норм, немного написано в статье amartology. Но я бы также с удовольствием послушал его более развёрнутый комментарий на эту тему :)
P.S.: Эх, опередили меня.
ИМХО, правильнее будет «рисунок топологии электронной схемы будущего чипа формируется на поверхности кристалла с помощью света и светочувствительных химических веществ».
Про травление уже говорил ниже. В остальном всё по делу.
Lam Research — компания, которая занимается изготовлением оборудования для производства полупроводников.
Тема микроэлектроники сама по себе сложна для восприятия обычному обывателю, а с таким подходом к публикации статей и подавно. Не надо так.
Справедливости ради, классическое проявление как раз и производится щелочными растворами разными. Dry etching — это процессы травления слоёв структур будущих чипов по маске, сформированной процессами фотолитографии. У вас же по ссылке именно это и описано: