Verilog вряд ли можно назвать простым языком. Он требует понимания основ цифровой логики, работы аппаратуры, смены парадигмы мышления с процедурной на декларативную (описание структуры, а не алгоритма)...
В классическом программировании вы видите результат сразу после запуска программы. Скажем, программирование на C# - доступно каждому, кто готов сделать первый шаг. Немного текста, и по нажатию F5 вы увидите на экране классический "Hello, World!". Всё, ключ к двери в мир разработки в ваших руках... Пусть впереди вас ждут сложные концепции и океан возможностей, именно эта простота делает старт таким увлекательным и доступным.
С Verilog всё гораздо сложнее. И хотя, в мире ПЛИС аналогом "Hello, World!" может быть мигающий светодиод или простой счётчик, результат вашей работы будет виден только после загрузки кода на плату и проверки его работы.
Появление онлайн-симулятора HDLBits сделало изучение Verilog гораздо проще и увлекательнее, чем когда-либо прежде. А доступные каждому платы с ПЛИС китайской компании Gowin Semiconductor (отладочная плата с ПЛИС, на которой можно развернуть процессор RISC-V — стоит всего 2000 рублей) позволяют попрактиковаться на реальном «железе» практически бесплатно. При наличии опыта программирования, освоить Verilog будет проще, чем вы думаете. 😉
Если вам нужно закрыть этот «пробел в образовании» и познакомиться с RTL-дизайном, начинайте прямо сейчас! Давайте посмотрим на разницу между классическим программированием и Veriog.
Концептуальная сложность. ПЛИС и Verilog требуют понимания работы аппаратуры на уровне логических вентилей и регистров. Программист может писать код, не задумываясь о том, как он исполняется на процессоре, но разработчик ПЛИС должен думать о физической реализации каждой строки кода.
Параллельное мышление: в отличие от последовательного выполнения в языках программирования, Verilog описывает параллельные процессы. Это требует смены парадигмы мышления, что может быть сложно для новичков.
Инструменты для работы с ПЛИС (например, Xilinx Vivado, Intel Quartus) имеют сложный интерфейс и множество настроек в которых сложно разобраться.
Для работы с ПЛИС кроме компьютера нужна плата разработчика и лицензионный софт. Это создаёт дополнительный барьер для тех, кто хочет попробовать технологию.
Книги по ПЛИС ориентированы на людей с инженерной подготовкой, переполнены терминами из цифровой схемотехники, и это пугает начинающих. До появления YouTube-каналов с обучающими видео обучение ПЛИС было ограничено университетскими курсами или корпоративным обучением.
Отладка ПЛИС сложнее, чем отладка программного кода. Ошибки могут проявляться только в определённых условиях или после длительного времени работы. Verilog имеет свои "подводные камни". Например: неправильное использование = вместо <= (блокирующие и неблокирующее присваивания) может привести к ошибкам синтеза или некорректной работе схемы.
Благодаря появлению открытых архитектур типа RISC-V, машинному обучению, обработке сигналов, область ПЛИС/Verilog становится всё популярнее, но из-за своей аппаратной природы, сложности инструментов, высокой стоимости оборудования и недостатка доступных учебных материалов она исторически имеет высокий барьер входа
К счастью, преподаватель из Университета Торонто Генри Вонг, который 7 лет проработал ассистентом на курсах цифровой логики, создал платформу HDLBits — бесплатную систему онлайн-обучения, которая помогает преодолеть этот барьер.
ЧТО ПРЕДЛАГАЕТ HDLbits ?
Платформа HDLBits представляют собой бесплатную, хорошо продуманную систему онлайн-обучения. Она содержит 182 задачи, от элементарного уровня к сложному, охватывающие ключевые разделы Verilog. Решив задачу, вы отправляете её на проверку в виртуальный симулятор, который укажет вам на допущенные ошибки и поможет их исправить.
Автор HDLBits проделал титанический труд по составлению задач и написанию кода их самопроверки, опираясь на свой опыт преподавания студентам.
Обучение начинается с самых простых понятий, таких как объявление проводов (wires) и базовые логические операции. По мере продвижения пользователь сталкивается с более сложными конструкциями, такими как комбинационные схемы, последовательностные схемы, триггеры и т.д.
Обучение через практику. Каждый раздел содержит краткие теоретические пояснения, за которыми следуют практические задания. Это позволяет сразу применять изученные концепции.
Задачи разбиты на группы по уровню сложности. Например, начальные задачи могут быть связаны с простым присвоением значений сигналам или объединением нескольких логических элементов. Далее появляются задачи на работу с векторами, использование условных операторов (if-else), циклов-генераторов (for, while) и другие аспекты языка синтаксиса Verilog
Базовый уровень. Здесь рассматриваются основы Verilog, такие как объявление входов/выходов, работа с простыми логическими элементами (AND, OR, NOT), создание проводов (wires) и простейшие комбинационные схемы. Этот уровень предназначен для полных новичков, которые только начинают знакомиться с Verilog.
Пример задачи "базового уровня" Промежуточный уровень. Включает задачи на работу с битовыми векторами, использование условных операторов и циклов-генераторов, а также создание более сложных комбинационных схем. На этом этапе пользователи учатся описывать сложные логические выражения и работать с промежуточными сигналами.
Пример задачи "промежуточного уровня" Продвинутый уровень. Здесь задачи становятся значительно сложнее: пользователь сталкивается с последовательностными схемами, триггерами, счетчиками и другими элементами, требующими глубокого понимания работы цифровых схем. Также добавляются задачи на управление состояниями и описание более сложных алгоритмов.
Симуляция прямо в браузере! Платформа позволяет моделировать работу модулей и выполнять их тестирование с использованием Icarus Verilog. Можно задать тестовые воздействия, подать их на тестируемый модуль и отобразить любой сигнал на временной диаграмме.
КАК УЧИТЬСЯ ЭФФЕКТИВНО ?
Начните с базовых задач. Сначала сосредоточьтесь на простых задачах, таких как объявление переменных, создание проводов и реализация базовых логических операций. Эти задачи помогут вам освоить основной синтаксис Verilog и понять принципы работы с цифровыми схемами.
Сделайте паузу в практике, освойте теорминимум по цифровой технике. Для дальнейшего движения вам понадобится хорошая теоретическая подготовка. В ней нет ничего сложного, но определённо без знания теории движения не будет. Я бы рекомендовал прочесть главы 1, 2 из классической книги «Основы цифровой техники» Ю.В. Китаева: https://books.ifmo.ru/file/pdf/206.pdf. На этом этапе нужно хорошо представлять себе для чего нужна минимизация логических функций, карты Карно, как работает комбинационная логика (мультиплексоры, сумматоры...).
Переходите к задачам средней сложности. После того как вы освоили базовые концепции, переходите к задачам, связанным с использованием векторов, условных операторов и циклов. Эти задачи научат вас писать более сложные комбинационные схемы и использовать промежуточные сигналы для упрощения описания логики.
Решайте задачи продвинутого уровня. К этому моменту неплохо бы прочесть главу 3 из Ю.В. Китаева и прорешать упражнения. Когда вы будете уверенно чувствовать себя с комбинационными схемами, переходите к задачам на последовательностные схемы, триггеры и управление состояниями. Эти задачи потребуют более глубокого понимания работы цифровых схем и позволят вам освоить более сложные концепции Verilog.
Используйте ИИ! Зарегистрируйтесь в chat.qwen.ai. Попробуйте сначала загрузить своё решение в чат с ИИ. Он не всегда способен правильно решить задачу, но он укажет вам на ваши ошибки и поможет устранить пробелы в знаниях. Прямо спрашивайте ИИ рассказать в чём суть вопроса или знания какой теории требует конкретная задача. Применение ИИ может революционно ускорить ваше обучение, если вы научитесь задавать правильные вопросы.
Подсматривать в чужие решения можно и нужно! Решения задач HDLbits несложно найти в сети, например здесь: https://github.com/996refuse/HDLBits-Solutions. В них можно и нужно подглядывать, если задача вообще не получается. Сравните своё решение с готовым. Вы многому научитесь на чужих примерах, которые часто окажутся красивее и лаконичнее.
ПОЧЕМУ ИЗУЧЕНИЕ VERILOG ПОЛЕЗНО ДАЖЕ ОБЫЧНОМУ РАЗРАБОТЧИКУ
Нужен ли Verilog «обычному» программисту, какие есть аргументы ЗА ?
Расширение кругозора и понимание аппаратного обеспечения. Вы поймёте как работают аппаратные системы на уровне регистров, логических вентилей и конечных автоматов. Это прокачает ваше вычислительное мышление (computational thinking): включая навыки декомпозиции, абстракции и алгоритмизации.
Развитие навыков параллельного программирования. Verilog — это язык описания аппаратуры (HDL), который по своей природе параллелен. Работа с ним помогает освоить принципы параллелизма, которые применимы в многопоточном программировании и распределённых системах.
Откроете мир FPGA и новые карьерные возможности. Вы сможете участвовать в проектах, связанных с FPGA (например, встроенные системы, IoT, робототехника). Изучение Verilog помогает понять, как взаимодействуют эти два мира. Есть много проектов, где требуется интеграция hardware и software, например, разработка драйверов, прошивок или систем на кристалле (SoC).
Знание Verilog – хорошая строчка в резюме 🤫.
Улучшение навыков отладки и оптимизации. Решая и отправляя уже первые задачи, сталкиваясь с неочевидными ошибками, вы осознаете важность юнит-тестирования. Вы, безусловно, прокачаете свои навыки отладки и оптимизации, которые также применимы в программном обеспечении.
Развитие логического мышления. Verilog требует четкого понимания логических операций, конечных автоматов и синхронизации. Это развивает логическое мышление, которое полезно в любом виде программирования. Вы станете лучше справляется с задачами анализа и проектирования сложных систем.
Если вам нравятся игры вроде Factorio, то Verilog вам точно "зайдёт". Кстати, существует даже компилятор Verilog в чертежи для Factorio — это отличный пример того, как программирование и игры могут быть творческими и весёлыми! https://redcrafter.github.io/verilog2factorio
VERILOG НА ПРАКТИКЕ, ОТЛАДОЧНАЯ ПЛАТА TANG NANO 9K
Если вас заинтересовал вопрос на чём практиковаться, то самый дешёвый способ – заказать Tang Nano. Например, здесь: Sipeed Tang Nano 9K | AliExpress. Для этой платы не нужен программатор — всё, что вам нужно, это обычный USB-кабель.
Компания предоставляет бесплатную IDE, хорошую документацию и примеры кода.
Оптимальный вариант – отладочная плата от OMDAZZ FPGA: Educational DIY Kit, CycloneIV | AliExpress. На этой плате гораздо больше периферийных устройств, что особенно полезно для освоения взаимодействия с различными компонентами на начальном этапе. Также, в комплекте идёт JTAG-программатор, необходимый для загрузки кода на плату.
Заказ придёт в течение 2-х недель. За это время можно освоить базовый уровень Verilog и подготовиться к работе с «железом».
ЗАКЛЮЧЕНИЕ
В целом, HDLbits предоставляет прекрасную возможность как для начинающих, так и для опытных инженеров улучшить свои навыки работы с Verilog, предлагая четкую структуру обучения и разнообразные задачи, охватывающие все основные аспекты языка.
Создатель платформы в одиночку выполнил работу за несколько университетских кафедр. Подобрал задачи, написал код самопроверки, создал доступную для всех желающих платформу. Это образец того, какой должна быть настоящая система подготовки инженеров!
Если убедил, за вами - 2 шага: заказ отладочной платы и регистрация на HDLBits. Удачи! 🚀
