Окончание серии статей, посвящённых процессору ЭВМ ЕС-1020. Предыдущие статьи:

• общая структура и система синхронизации;

• микропрограммное управление;

• оперативная память;

• блок регистров;

• арифметико-логический блок;

• аппаратный контроль работы;

• прерывания и интерфейс прямого управления.

Продолжение серии статей, посвящённых процессору ЭВМ ЕС-1020. Предыдущие статьи:

• общая структура и система синхронизации;

• микропрограммное управление;

• оперативная память;

• блок регистров;

• арифметико-логический блок;

• аппаратный контроль работы.

Продолжение серии статей, посвящённых процессору ЭВМ ЕС-1020. Предыдущие статьи:

* общая структура и система синхронизации;

* микропрограммное управление;

* оперативная память;

* блок регистров;

* арифметико-логический блок.

Продолжение серии статей о внутреннем устройстве процессора ЕС-1020. Предыдущие статьи:

* общая структура и система синхронизации;

* микропрограммное управление;

* оперативная память;

* блок регистров.

Эта небольшая статья продолжает цикл публикаций о внутреннем устройстве процессора ЕС-1020 и описывает его блок регистров. Предыдущие статьи:

* общая структура и система синхронизации;

* микропрограммное управление;

* оперативная память.

Продолжаем рассказ о внутреннем устройстве процессора ЭВМ ЕС-1020. Предыдущие статьи посвящены общей структуре и системе синхронизации и микропрограммному управлению.

Продолжение серии статей, посвящённых устройству процессора ЭВМ ЕС-1020. На сей раз речь пойдёт о блоке микропрограммного управления — в первую очередь, о формате и назначении отдельных полей микрокоманды.

Первая из серии статей, посвящённых внутреннему устройству процессора ЭВМ ЕС-1020, в которой рассматривается система синхронизации. В предшествующих статьях были освещены важнейшие особенности архитектуры и конструктивное исполнение ЕС ЭВМ.

Эта статья продолжает предыдущую. Будучи задуманной как пара вводных абзацев к рассказу об устройстве процессора ЕС-1020, она разрослась до неприличных размеров, а поэтому была раздута ещё больше и превращена в отдельную публикацию. Ну а ЕС-1020 переносится на ближайшее будущее.

Цикл статей, начинаемый этой публикацией, посвящён внутреннему устройству процессоров нескольких отечественных моделей ЕС ЭВМ, начиная с самой младшей из них — ЕС-1020.

В данной статье будет сказано несколько слов о причинах появления ЕС ЭВМ (исторические вопросы довольно подробно описаны в других источниках, поэтому я не буду здесь повторять других авторов, а желающих подробнее ознакомиться с этой темой адресую, например, в «Виртуальный компьютерный музей»), но в первую очередь будет дан краткий обзор основных особенностей архитектуры IBM System/360, реализованной в ЕС ЭВМ: без знакомства с архитектурой затруднительно понять причины и назначение довольно многих технических решений, принятых при её реализации. Собственно схемотехника начнётся со следующей статьи.

Серия статей Дмитрия Руднева (эта и др.) натолкнула меня на мысль написать заметку о построении простых схем (триггеров, дешифраторов и т. п.) в реальных отечественных вычислительных машинах начала 1970-х годов — в первую очередь, ЕС-1020 (1971 год), по которой имеется довольно подробная литература.

Практически вся логическая часть процессора этой машины, как и создаваемой одновременно с ней более мощной ЕС-1030, была построена всего на девяти типах микросхем 155-й серии, в те годы (первая половина 1970-х) носивших обозначения К1ЛБ551, К1ЛБ552, К1ЛБ553, К1ЛБ554, К1ЛБ556, К1ЛБ557, К1ЛР551, К1ЛР553 и К1ЛП551. В 1975-м году была принята новая система обозначений, используемая с некоторыми расширениями и доработками до сих пор; перечисленным старым обозначениям соответствуют К155ЛА1, ЛА2, ЛА3, ЛА4, ЛА6, ЛА7, ЛР1, ЛР3 и ЛД1. В дальнейшем я буду использовать только привычные новые обозначения, для краткости опуская обозначение серии.