Comments 6
Хорошая статья, доходчиво написано. Может имеет смысл дополнить примерами шаблонов для тестбенчей. Думаю Vivado всем дико доставляет отсутствием возможности автоматической генерации шаблона тестбенча модуля.
Я надеюсь что не заминусуют за это, но при описании синхронного процесса с синхронным сбросом My_proc в листе чувствительности кроме сигнала clk другие сигналы указывать не обязательно.
Сам пользуюсь стандартным редактором Vivado, надеюсь за это тоже не заминусуют.
Ждём новых полезных сниппетов и руководств. Спасибо.
Если нужен процесс только с сигналом clk или ce или rst я использую шаблоны procclk, procce, procrst. Шаблоны для тестбенчей вызываются по ключевым словам teststd, testfor, testvector, testrand, testfile. В ссылке на мои настройки на GitHub можно посмотреть соответствующие сниппеты.
Пока не читал (обязательно буду читать и подробно), но заранее большое спасибо! Для меня это проблема. Раньше писал код на верилоге в SVEditor (это плагин для eclipse). Он страшный, но другое что пробовал ещё хуже. Сейчас у меня проект для альтеры. И неожиданно оказалось что более не менее приемлемый редактор в квартусе. Хотя именно что более не менее. Ничего хорошего. А вообще меня поражает, почему для верилога нет нормальных редакторов? Казалось бы есть серьёзные продукты, такие как например ActiveHDL. Почему не сделали нормальный редактор! Кстати вопрос читателям этого хаба. Кто каким редактором пользуется?
в спойлере «Функции»:
чего-то здесь не то с кодом в 1-ой строке.
lines.append("end if; --
lines.append(" end if;--clk")чего-то здесь не то с кодом в 1-ой строке.
Sign up to leave a comment.
Настройка Sublime Text 3 для работы с VHDL файлами