Есть нюансы, у меня выше вскользь сказано. С емкостями не так просто. Но сие не есть непреодалимое препятствие. Активный ноль тоже востребован, но далеко не всегда
Да хоть убей, мне не понятно, что вам не понятно. При двухполяном питании или хоть со искусственной средней точкой, оба закрыты, на выходе ноль. Последующий каскад воспринимает этот ноль, как и предыдущий. Поясните, в чем видите проблему
А кто же говорит, что просто так? Разумеется, для того, чтобы питание на массу не коротило. А в чем проблема закрыть оба транзистора, вы знаете? Ежли что мне эти проблемы известны
Вот это вот не понятно. Кому осталось научиться читать? Если имеем ячейку, выдающую три состояния на выходе, в зависимости от трех состояний на входе, кто должен чему-то учиться. Если только учиться массам как работают электронные схемы, это да, учиться не вредно.
Ну почему же сразу. Если уже имеем два транзистора, работающие в режиме один закрыт, другой открыт, как всегда в cmos, то оба закрыты вполне себе третье состояние. При том же кол-ве транзисторов. Это в идеале, конечно и не без подводных камней в динамике, но тем не менее. С esl логикой еще интересней, там работа в ненасыщенном режиме. Есть еще масса интересных вариантов. Кто решил, что надо все сразу умножать на два как минимум, я не знаю.
"Ну, для чтения 1 бита достаточно 1 транзистора" - можно то можно, но на практике таких схем не существует. CMOS - от двух и более, другие варианты еще забористей
И чтобы далеко не ходить, 100baseT1, 100baseT4, 1000baseT1 - pam3; 10baseT, 100baseT2, 1000baseT - pam5; 2,5GbaseT, 5GbaseT, 10GbaseT, 25GbaseT, 50GbaseT - pam16. У DSL от 16 до 128 уровней PAM, если память не изменяет.
Просто вы не работаете с низким уровнем, потому и не знаете что именно в проводах происходит. Большинство рассуждает так же, из них осциллограф видели вживую 0.1%
Оптика, по сути, сейчас в том зачаточном состоянии, как была медь 40 лет назад. С волной работать еще не научились. Все далее перечисленное, это интерфейсы перифирийные, межблочные и внутренние. Вся витая пара минимум 3, и то сейчас уже мало где. Ну если, конечно кто то 10мб использует, то да. Многоуровневое кодирование обеспечивается дешевыми чипами а не какими то навороченными dsp. Просто открываем крышку любого дешевого роутера, смотрим чип на входе, читаем pdf и перестаем искажать реальность. Из более менее скоростных и расчитанных на относительно большие расстояния, можно выделить sdi, но это отдельная песня и ему тоже ip на пятки наступает
Может быть я вас не так понял, не знаю. Точно не понял претензий с слову бинарный, которое является синонимом слова двоичный. А если вы не поняли смысла моих замечаний по проблемам в распространенных массово сейчас процессорах, ну значит я не смог свою мысль донести
Есть нюансы, у меня выше вскользь сказано. С емкостями не так просто. Но сие не есть непреодалимое препятствие. Активный ноль тоже востребован, но далеко не всегда
А висящий вас смущает?
Да хоть убей, мне не понятно, что вам не понятно. При двухполяном питании или хоть со искусственной средней точкой, оба закрыты, на выходе ноль. Последующий каскад воспринимает этот ноль, как и предыдущий. Поясните, в чем видите проблему
А кто же говорит, что просто так? Разумеется, для того, чтобы питание на массу не коротило. А в чем проблема закрыть оба транзистора, вы знаете? Ежли что мне эти проблемы известны
Вот это вот не понятно. Кому осталось научиться читать? Если имеем ячейку, выдающую три состояния на выходе, в зависимости от трех состояний на входе, кто должен чему-то учиться. Если только учиться массам как работают электронные схемы, это да, учиться не вредно.
Ну почему же сразу. Если уже имеем два транзистора, работающие в режиме один закрыт, другой открыт, как всегда в cmos, то оба закрыты вполне себе третье состояние. При том же кол-ве транзисторов. Это в идеале, конечно и не без подводных камней в динамике, но тем не менее. С esl логикой еще интересней, там работа в ненасыщенном режиме. Есть еще масса интересных вариантов. Кто решил, что надо все сразу умножать на два как минимум, я не знаю.
"Ну, для чтения 1 бита достаточно 1 транзистора" - можно то можно, но на практике таких схем не существует. CMOS - от двух и более, другие варианты еще забористей
И чтобы далеко не ходить, 100baseT1, 100baseT4, 1000baseT1 - pam3; 10baseT, 100baseT2, 1000baseT - pam5; 2,5GbaseT, 5GbaseT, 10GbaseT, 25GbaseT, 50GbaseT - pam16. У DSL от 16 до 128 уровней PAM, если память не изменяет.
Просто вы не работаете с низким уровнем, потому и не знаете что именно в проводах происходит. Большинство рассуждает так же, из них осциллограф видели вживую 0.1%
Оптика, по сути, сейчас в том зачаточном состоянии, как была медь 40 лет назад. С волной работать еще не научились. Все далее перечисленное, это интерфейсы перифирийные, межблочные и внутренние. Вся витая пара минимум 3, и то сейчас уже мало где. Ну если, конечно кто то 10мб использует, то да. Многоуровневое кодирование обеспечивается дешевыми чипами а не какими то навороченными dsp. Просто открываем крышку любого дешевого роутера, смотрим чип на входе, читаем pdf и перестаем искажать реальность. Из более менее скоростных и расчитанных на относительно большие расстояния, можно выделить sdi, но это отдельная песня и ему тоже ip на пятки наступает
С "НЕ" в троичных балансных схемах вообще очень интересно. Там возможна пассивная реализация. И где кто кого обгонит, еще большой вопрос вопрос
Правильное применение формул - залог успеха, и наоборот
Да щас
Ну, если у вас своя, то да
Может быть я вас не так понял, не знаю. Точно не понял претензий с слову бинарный, которое является синонимом слова двоичный. А если вы не поняли смысла моих замечаний по проблемам в распространенных массово сейчас процессорах, ну значит я не смог свою мысль донести
Я понял) но не сразу
А распределенная арифметика не алгоритмом решается, а волшебной палочкой?
Да вы не со мной, собственно спорите, а с началами теории вероятностимв данном случае
По описанию чего?
.