RISC-V интересна, на неё плохой код вертеть самое то, если сделают процессор 256 простых risc-v ядер, но серверного исполнения (даже без SIMD). PHP, NodeJS, Python будет нормально работать.
У Эльбруса нет предсказателя переходов, переупорядочивания инструкций. Прямое исполнение, микрокода нет, это и требуется для защищённого исполнения кода, 3 аппаратных стека и т.д.
Да, есть: www.altlinux.org/Эльбрус/тесты/результаты#Тест_латентности_кеша
Лучший комментарий!
У меня есть только Core i7 2600 из самых мощных компов, работаю с ним уже 10 лет и все до сих пор летает (веб, разработка, игры не играю).
Да, Дмитрия обожаю, смотрю все его выпуски с 2014го.
Кстати, МЦСТ могли бы вместо своей линейки SPARC перейти на RISC-V. И деньги бы пошли, наверное.
Да, надо им сказать. Let's Encrypt пусть поставят.
Повторно перепроверю, поиграюсь флагами.
RISC-V интересна, на неё плохой код вертеть самое то, если сделают процессор 256 простых risc-v ядер, но серверного исполнения (даже без SIMD). PHP, NodeJS, Python будет нормально работать.
Тут спросите: https://t.me/e2k_chat
Это уже МЦСТшные цифры, купить тест не могу, хотя на нём они тестируют перфу компилятора.
Уточнил: там 2 плашки KSM24RD4/32MEI по 32 Гига.
Добавлю позже в описание про тип и каналы памяти.
Да, верно, но столько установлено, а поменять конфигурацию памяти я не могу =, работал удалённо.
Нет, это глюк распознавания проца, там 1 проц в бинарной трансляции, Geekbench падал, пришлось прокинуть ему кастомный /proc/cpuinfo.
Кому интересно как посчитать теоретические FLOPS:
How calculate FLOPS (v1 .. v3):
Single Precision: 4 FP ALUs * 4 Single operation * Cores * Frequency
Double Precision: 4 FP ALUs * 2 Double operation * Cores * Frequency
How calculate FLOPS (v4):
Single Precision: 6 FP ALUs * 4 Single operation * Cores * Frequency
Double Precision: 6 FP ALUs * 2 Double operation * Cores * Frequency
How calculate FLOPS (v5+ [128 bit SIMD]):
Single Precision: 6 FP ALUs * 4 Single operation * 2 SIMD * Cores * Frequency
Double Precision: 6 FP ALUs * 2 Double operation * 2 SIMD * Cores * Frequency
Example for Elbrus-16C: 6 ALUs * 2 DP * 2 * 16 Cores * 2e9 = 7.68e11 --> 768 GFlops FP64
У Эльбруса нет предсказателя переходов, переупорядочивания инструкций. Прямое исполнение, микрокода нет, это и требуется для защищённого исполнения кода, 3 аппаратных стека и т.д.
В считалках, в хранилках, БД сервера, защищённые компы, ну как Intel Itanium.
Да, само собой. Сам код не менял, игрался флагами сборки, профилирование компилятором LCC. Но вообще компилятор МЦСТ порой странно ведёт себя, да.
Ну и можно к объяснению блоков эту картинку прикрепить под кат: https://www.altlinux.org/Images.www.altlinux.org/d/d6/E2k_arch_m.png
Вопрос знактокам: Array Access Unit - голубой снизу?