Один из тех многочисленных случаев, когда высокая гибкость архитектуры порождает проблемы в безопасности. Это, конечно, не означает, что теперь всё надо проектировать топорно. Система системе — рознь, но это нужно понимать и иметь ввиду, страховать от подобных сценариев на смежных уровнях. В данном случае железо должно было страховать программную часть, но увы.
Проще говоря, если частота «бумц-бумц» не попадает в промежуток собственной резонансной частоты HDD, то ничего умереть не должно. Для большей строгости правильнее принимать в расчёт не одну конкретную частоту «бумц-бумц», а спектр условной ширины.
Есть куда более серьёзные проблемы с бессвинцовой технологией, заключающиеся в более низкой надёжности. Бессвинцовая Sn:3Ag:0.5Cu (олово + 3% серебро + 0.5% медь) пайка более хрупкая, чем 63Sn:37Pb (63% олово + 37% свинец). Более того, чистое олово подвержено таким страшным вещам, как оловянная чума и оловянные усы (впечатлительным электронщикам не смотреть смотреть обязательно и мотать на ус).
Не вводите людей в заблуждение. Не спорю, что какой-нибудь плохой симметричный шифр может быть подвержен описанной вами атаке (кстати она называется Known-plaintext attack), но все современные симметричные шифры (как минимум финалисты конкурса AES) обязаны быть стойкими к следующим основным типам атак:
1. Атака на основе шифротекста
2. Атака на основе известного открытого текста
3. Атака на основе подобранного открытого текста
4. Атака на основе адаптивно подобранного открытого текста
1. После переразводки платы «неисправные» ПЛИСы были перепаяны на новую плату? Нельзя исключать то, что всё могло заработать и ПЛИСы не были убиты/неисправны и т.д.
2. Такое ощущение, что у вас SRAM память конфигурации бьётся в процессе работы. Уверен, вы в курсе, что такое SEU (Single event upset), но заряжённая частица из космоса — не ваш случай. Тем не менее в 7-ой серии Xilinx есть внутренний контроллер Soft Error Mitigation Controller, который следит за контрольной суммой конфигурационной SRAM в процессе работы ПЛИС. Было бы очень интересно на проблемной плате вставить этот блок в дизайн и проследить за его поведением. Если проблема в изменении памяти SRAM, то он это отловит. Если инвертируется битик конфигурации, отвечающий за таблицу истиности LUT, получится логический сбой, то же самое и со всем остальным.
3. Вы уверены, что мощности источника питания VCCINT и VCCBRAM хватает на всех режимах работы? Пиковое потребление может быть и выше озвученных 15А в переходных режимах. Чтобы это отловить нужен чувствительный токовый пробник, а не медленный амперметр.
Интересно, что понимается под этим набором букв?
не смотретьсмотреть обязательно и мотать на ус).1. Атака на основе шифротекста
2. Атака на основе известного открытого текста
3. Атака на основе подобранного открытого текста
4. Атака на основе адаптивно подобранного открытого текста
2. Такое ощущение, что у вас SRAM память конфигурации бьётся в процессе работы. Уверен, вы в курсе, что такое SEU (Single event upset), но заряжённая частица из космоса — не ваш случай. Тем не менее в 7-ой серии Xilinx есть внутренний контроллер Soft Error Mitigation Controller, который следит за контрольной суммой конфигурационной SRAM в процессе работы ПЛИС. Было бы очень интересно на проблемной плате вставить этот блок в дизайн и проследить за его поведением. Если проблема в изменении памяти SRAM, то он это отловит. Если инвертируется битик конфигурации, отвечающий за таблицу истиности LUT, получится логический сбой, то же самое и со всем остальным.
3. Вы уверены, что мощности источника питания VCCINT и VCCBRAM хватает на всех режимах работы? Пиковое потребление может быть и выше озвученных 15А в переходных режимах. Чтобы это отловить нужен чувствительный токовый пробник, а не медленный амперметр.