Вот оно значит как. Меня из вышеперечисленных "плюсов" такого недосыпания больше всего раздражал активный bluetooth, к которому автоматически подключались наушники вместо телефона.
В итоге перестал использовать сон и всегда принудительно руками увожу ноутбук (Acer Swift 5) в гибернацию когда не нужен, проблема решилась радикально.
Если толковые китайские студенты по грантам способны перетянуть в Китай миллионы человекочасов наработок по фотолитографии на низких техпроцессах (насколько помню, сейчас в мире оборудование производит ровно одна компания - ASML), то тогда с Китаем нет смысла сражаться в принципе.
Немного смутило, что в космонавтике используются в том числе ПЛИС - по идее ASIC выиграет у ПЛИС по всем трём параметрам "площадь-потребление-быстродействие", уступив при этом только в стоимости, но вроде как про стоимость в контексте космоса говорить особо не приходится.
Допускаю, что использование ПЛИС положительно сказывается на ремонтопригодности (нельзя заложить всё возможное и невозможное в ASIC, на ПЛИС проще переконфигурировать интерфейсы). Но в любом случае в отношении космоса речь наверняка идёт о каких-то специализированных радиационно-стойких ПЛИС, с которыми обычная публика и не знакома.
Мне вот больше всего запомнился баг с гоблинами (и другими существами), варящимися заживо в собственной крови и жировой прослойке, когда обновили анатомию существ и немного не учли теплопроводимость кожи.
Группа может быть хоть трижды крутой и писать невообразимые альбомы в студии, но если на концерте нет нормального звукорежиссёра, то звук будет говном у любого коллектива, как показал пример выступления Animals as Leaders в Минске недавно.
Очень интересный материал! Если вы ещё не слышали о Минском Велосипедном Обществе, то обязательно свяжитесь [и вступайте], наверняка наработки пригодятся.
Собственно, для того, чтобы выйти на уровень неписания констрейнов, вам пришлось пройти путь их написания, ведь так? Сначала понять что вообще физически такое эти ограничения и почему интерфейсы вообще могут не работать.
Тут как с программистами — почти никто давно не занимается ручным выделением памяти и написанием кода на ассемблере, но знание того, как это работает, и умение написать вручную может существенно облегчить жизнь в частных случаях.
В целом утверждение верное, «но есть нюансы». Хотя наверное подходит под п.4 чуть более чем полностью, но тем не менее :)
В одном из проектов, в котором я участвовал полтора года назад, реализовывался SPI-интерфейс на частоты в районе 200-400 МГц, при этом интерфейс тянулся на множественные устройства от мастера через несколько переходных плат, и суммарная задержка по CLK->MISO набегала где-то в два периода синхросигнала. Вследствие чего как раз понадобилось всё, описанное в статье. В частности, итоговая реализация предполагала приём данных на задержанном клоке, такой метод реализуется в т.ч. с помощью макро-IP на платах Xilinx, насколько помню.
Судя по AMA на Reddit, в ремастере этот эксплойт сохранили, т.к. оказалось, что без него фактически невозможно пройти некоторые миссии кампании на сложности Hard.
В SV как раз добавлены некоторые конструкции, специально предназначенные как предохранители от стрельбы в неподходящие места (always_ff/latch/comb, unique/priority case, .*). Большую свободу самовыражения предоставляет предшественник Verilog.
Я думаю, зависит от сложности цифровой части и архитектуры. Scan-chain, например, позволяет отбраковывать ошибки техпроцесса, когда где-то внутри произошло КЗ дорожек или плохо отлился кремний. В контексте сказанного вами для FPGA разработчику про такое действительно не нужно думать, т.к. он покупает микросхему уже после отбраковки.
Разработка ASIC у нас основная сфера деятельности, но обычно чем интереснее, сложнее и изобретательнее проект, тем большим количеством слоёв NDA он покрывается… :) Постараюсь в будущем написать что-нибудь еще, если подвернётся подходящая тема.
По поводу модулятора — про варианты АЦП я упомянул, конкретно про выбор модулятора — вот не помню сейчас. Скорее всего нет, обсуждались варианты решения вопроса в широком плане, и получившаяся реализация оказалась достаточной, чтобы далее уже не задумываться об альтернативах. Интересно было бы померять параметры получившейся конструкции, но это уже за рамками того, что могу изучить я, а у нашего отдела АЦПшников хватает других задач и не до этого.
Субъективно, VHDL сейчас «живёт и процветает» только лишь из-за уже существующей базы IP, которую никто не захочет переписывать. Все клиенты, с которыми общались на тему разработки цифровых частей ASIC, запрашивают исключительно Verilog, все синтезаторы заточены под Verilog, а про использование хоть где-то хотя бы половины всего нового из VHDL-2008 (стандарту уже 12 лет!) я ни разу не слышал; SystemVerilog при этом реализовал всё то же самое и намного больше.
Далее при синтезе логики под ASIC нужно будет добавлять сканирующую логику (Design for Test), ведь фабрика должна будет проверить готовый чип. Логика должна быть DFT friendly. В проектах для FPGA об этом даже думать не надо.
Сканирующая логика нужна только если нужна — это решение на уровне архитектуры. Во многих случаях DFT может быть излишним — отлаженные, проверенные в прошлых проектах решения, простая схемотехника, отсутствие граничных требований по проектированию (площадь/скорость/потребление) и т.п. DFT в таких случаях может наоборот добавить новых проблем, а не помочь найти существующие.
Сначала было трудно, потом привыкли :)
Изнутри HDL-инженера как-то затрудняюсь понять, в чём сложность и чего не хватает в плане «ориентации на синтез».
В Минске на транспорте бесконтактные смарт-карты (БСК) — многоразовые: периодически ходишь дописывать новые проездные в точках продаж или автоматах, можно вернуть карту с возвратом залоговой стоимости.
А вы точно уверены, что слой металлизации в некоторых метках здесь — для «защиты», а не например для экранирования сигнальных цепей, чтобы не ловить наводки цифрового сигнала на вход демодулятора? А то и просто толстые линии для того, чтобы прокачать большой ток.
А вы попробуйте разработать ASIC для UHF-метки, сразу станет нескучно и интересно строить синхросигнальные деревья вручную для минимального потребления и бороться с диким разбросом параметров и сложностями согласования чипа с антенной ;)
Насколько мне известно, в русскоязычной терминологии packaging — это корпусирование (а не упаковка), а интерконнекты — это межсоединения.
В пределах двух предложений используются термины «однокорпусный», «одночиповый» и «однокристалльный», похоже, без особого раздумывания где какой требуется (есть подозрение, что первые два — одно и то же).
Вот оно значит как. Меня из вышеперечисленных "плюсов" такого недосыпания больше всего раздражал активный bluetooth, к которому автоматически подключались наушники вместо телефона.
В итоге перестал использовать сон и всегда принудительно руками увожу ноутбук (Acer Swift 5) в гибернацию когда не нужен, проблема решилась радикально.
Если толковые китайские студенты по грантам способны перетянуть в Китай миллионы человекочасов наработок по фотолитографии на низких техпроцессах (насколько помню, сейчас в мире оборудование производит ровно одна компания - ASML), то тогда с Китаем нет смысла сражаться в принципе.
Немного смутило, что в космонавтике используются в том числе ПЛИС - по идее ASIC выиграет у ПЛИС по всем трём параметрам "площадь-потребление-быстродействие", уступив при этом только в стоимости, но вроде как про стоимость в контексте космоса говорить особо не приходится.
Допускаю, что использование ПЛИС положительно сказывается на ремонтопригодности (нельзя заложить всё возможное и невозможное в ASIC, на ПЛИС проще переконфигурировать интерфейсы). Но в любом случае в отношении космоса речь наверняка идёт о каких-то специализированных радиационно-стойких ПЛИС, с которыми обычная публика и не знакома.
Мне вот больше всего запомнился баг с гоблинами (и другими существами), варящимися заживо в собственной крови и жировой прослойке, когда обновили анатомию существ и немного не учли теплопроводимость кожи.
Тут как с программистами — почти никто давно не занимается ручным выделением памяти и написанием кода на ассемблере, но знание того, как это работает, и умение написать вручную может существенно облегчить жизнь в частных случаях.
В одном из проектов, в котором я участвовал полтора года назад, реализовывался SPI-интерфейс на частоты в районе 200-400 МГц, при этом интерфейс тянулся на множественные устройства от мастера через несколько переходных плат, и суммарная задержка по CLK->MISO набегала где-то в два периода синхросигнала. Вследствие чего как раз понадобилось всё, описанное в статье. В частности, итоговая реализация предполагала приём данных на задержанном клоке, такой метод реализуется в т.ч. с помощью макро-IP на платах Xilinx, насколько помню.
По поводу модулятора — про варианты АЦП я упомянул, конкретно про выбор модулятора — вот не помню сейчас. Скорее всего нет, обсуждались варианты решения вопроса в широком плане, и получившаяся реализация оказалась достаточной, чтобы далее уже не задумываться об альтернативах. Интересно было бы померять параметры получившейся конструкции, но это уже за рамками того, что могу изучить я, а у нашего отдела АЦПшников хватает других задач и не до этого.
Сканирующая логика нужна только если нужна — это решение на уровне архитектуры. Во многих случаях DFT может быть излишним — отлаженные, проверенные в прошлых проектах решения, простая схемотехника, отсутствие граничных требований по проектированию (площадь/скорость/потребление) и т.п. DFT в таких случаях может наоборот добавить новых проблем, а не помочь найти существующие.
Изнутри HDL-инженера как-то затрудняюсь понять, в чём сложность и чего не хватает в плане «ориентации на синтез».
В пределах двух предложений используются термины «однокорпусный», «одночиповый» и «однокристалльный», похоже, без особого раздумывания где какой требуется (есть подозрение, что первые два — одно и то же).
А так тема интересная, и хотелось бы подробнее.