Search
Write a publication
Pull to refresh
0
0

User

Send message
Да ты провидец:)




1. До представления нового iPhone (если он вообще будет представлен) будет представлено переработанное Apple TV — в качестве предположений размером с ipod shiffle :) ну ладно c Touch, подключением к TV посредством модуля Wireless USB и поддержкой игр и контроллера Nintendo Wee :).

Ну или вообще Apple TV превратится в программу для iPhone и iPad.

2. Обновление операционной системы для iPad дающее доступ к некоему ограниченному и защищенному от выхода за пределы ограниченного объему встроенной флешки как к папке для хранения юзерских файлов созданных на ipad/принятых по почте
А вот помниться раньше бывало live video с эппловский ивентов. Может кто ссылочкой богат на будущее live video с wwdc2010?:)
Хм, спеслужбы эппл на хабре?
За что все камменты заминусили?
полуофф конечно, но инвайтом на ruelala.com никто не поделится? в почту furerfahrer(at)gmail.com
еще раз.

основное отличие cpld от fpga это технология перепрограмируемой матрицы и объем матрицы в эквивалентных вентилях..

я не для обучения имел в виду:) ежели чего-то интерестное делать, то стратиксы или виртексы поинтерестнее.
Обычно — не слово нормального железячника.

основное отличие cpld от fpga это технология перепрограмируемой матрицы и объем матрицы в эквивалентных вентилях.
1.cpld — маленькие (тысячи вентилей), fpga — большие (сотни тысяч вентилей). cpld — дешевые, fpga — дорогие.
На cpld делают живопырки. Например какойнибудь микроблочек дешифрующий основной конфиг, так как cpld можно защитить от считывания конфига в отличии от fpga.

2.cpld построены по технологии энергонезависимой flash памяти и сохраняют конфигурацию при сбросе питания.
fpga построены по технологии sram — статической энергозависимой памяти. теряют конфигурацию при потере питания. нуждаются во внешнем конфигурирующем устройстве (не обязательно спец.микруха EPCS)

3. 300MHz internal clock frequency rates не есть быстродействие изготовленного на cpld девайса. откомпилируйте ваш проект на максе (если влезет) и на cyclon-e в разделе timing analyser репорта компилятора будут реальные цифры. (хотя я могу вобщем-то и ошибаться. давно с cpld не работал, но традиционно считалось что максоподобные цплдшки тормознутые по сравнению даже с первыми flex-ами)

плюс есть куча архитектурных особенностей у cpld и fpga (типа возможности синтеза чистых триггеров не на логике) которые важны при проектировании сложных устройств. Вобщем тщательно почитать что-то типа www.altera.com/literature/hb/cyc3/cyclone3_handbook.pdf и все проясниться:)
циклон это отстой на самом деле. если аналогии проводить, то это Celeron. Вот Stratix IV уже поинтерестней.
ох не дочитад ваш коммент до конца. вопрос по simulation не в тему.
Что для вас простой проект в quartus? Потому как таймерок типа описанного в статье компилит секунд за 5. У него больше времени на вывод всех своих окошек и репортов уходит
а вы сделаете на одном кристалле атмеги четырехпроцессорный компьютер с поднятой микро-осью и tcp с web интерфейсом?

Information

Rating
Does not participate
Location
Россия
Date of birth
Registered
Activity