Да уж, я представляю что было бы, если бы это была российская ракета. Тут бы уже из каждого утюга кричали про попилы и откаты, и про то, что лучше бы эти деньги пенсионерам отдали :-) К сожалению, плане патроиотизма нам ещё расти и расти до американцев.
Оттуда что при использовании СС с нечётным основанием математическое ожидание распределения ошибок округления равно нулю, т.е. такие системы не подвержены накоплению ошибок. Само округление производится простым отсечением лишних разрядов, т.к. значение отбрасываемой части всегда меньше половины младшего сохраняемого разряда.
Главное достоинство троичного кода -- симметричность и естественное представление чисел со заком, упрощающие арифметические операции, а вовсе не в том, что 3 больше чем 2. Поэтому дальнейшее увеличение числа основания СС не имеет никакого смысла, т.к. кроме усложнения, ничего сверх того, что умеет троичная СС, "пятеричная" или "семиричная" уже не дадут.
Египетские пирамиды без компьютеров строились, так что при желании человечество может вообще без компьютеров прожить :-) Но это не значит, что не нужно стремиться к лучшему. Троичный компьютер позволяет делать всё то же, что и двоичный, только более простым и естественным образом, без "костылей". Чем перечислять все преимущества троичной арифметики, проще отправить вас читать Брусенцова. Очевидно, что если бы всё ограничивалось 5-ти процентной экономией, то не было бы такого количества работ, посвящённых троичной логике -- например, вот перечень использованной литературы в одной попавшейся мне публикации, посвящённой созданию троичного логического элемента:
[1] Hayes B. Third base // American Scientist. - 2001. - V. 89. № 6. - P. 490–494.
[2] Korotkov A.S., Morozov D.V., Pilipko M.M., Sinha A. Delta-Sigma ADC for Ternary Code System (Part I: Modulator Realization) // Proc. Int. Symp. Signals, Circuits and Systems. - July 2007. - V. 1 - P. 1–4.
[3] Д. Кнут. Искусство программирования для ЭВМ. Т.2. Получисленные алгоритмы. - М.: МИР, 1977.
[4] Брусенцов Н.П. Опыт разработки троичной вычислительной машины // Вестник МГУ. Сер. 1: математика, механика. - 1965. - №2. - С. 39–48.
[5] Брусенцов Н.П. Заметки о троичной цифровой технике // Сб. научных трудов Юбилейной Международной научно-технической конференции 50 лет модулярной арифметике, ноябрь 2005. - М., Зеленоград, 2006. - C. 618–641.
[6] Ji-Zhong Shen, Mao-Qun Yao, Xie-Xiong Chen, Hua-Hua Chen Ternary BiCMOS circuit structure and its design at switch level // Proc. 5th Int. Conf. ASIC. - Oct. 2003. - V. 1. - P. 581–585.
[7] Xunwei Wu; Penjun Wang; Yinshui Xia. Design of ternary Schmitt triggers based on its sequential characteristics // Proc. 32nd IEEE Int. Symp. Multiple-Valued Logic. - May 2002. - P. 156–160.
[8] Waho T., Chen K.J., Yamamoto M. Resonant-tunneling diode and HEMT logic circuits with multiple thresholds and multilevel output // IEEE J. Solid-State Circuits. - Feb. 1998. - V. 33. - № 2. - P. 268–274.
[9] Waho T.; Hattori K.; Takamatsu Y. Flash analog-to-digital converter using resonant-tunneling multiple-valued circuits // Proc. 31st IEEE Int. Symp. Multiple-Valued Logic. - May 2001. - P. 94–99.
[10] Nunez J., Quintana J.M., Avedillo M.J. Limits to a Correct Evaluation in RTD-based Ternary Inverters // ICECS’06. - Dec. 2006. - P. 403–406.
[11] Nunez J., Quintana J.M., Avedillo M.J. Correct DC Operation in RTD-based Ternary Inverters // 2nd IEEE Int. Conf. NEMS’07. - Jan. 2007. - P. 860–865.
[12] Uemura T., Baba T. A three-valued D-flip-flop and shift register using multiple-junction surface tunnel transistors // Proc. 31st IEEE Int. Symp. Multiple-Valued Logic. - May 2001. - P. 89–93.
[13] Dhande A.P., Ingole V.T. Design Of 3-Valued R-S & D Flip-Flops Based on Simple Ternary Gates // 2nd World Enformatika Conference, WEC'05. - Feb. 2005. - P. 62–65.
[14] Патент Германии DE 198 32 101 A1 Realisierung Ternärer Grundschaltungen in CMOS Technologie, J. Stackelberg. - 27.01.2000.
[15] Патент Японии № 2005036757 Ternary logic inverter circuit, N. Kazuto. - 08.02.2007.
[16] Toto F., Saletti R. CMOS dynamic ternary circuit with full logic swing & zero-static power consumption // Electronics Letters. - May 1998. - V. 34. - № 11. - P. 1083–1084.
[17] Mateo D.; Rubio A. Design and implementation of a 5×5 trits multiplier in a quasi-adiabatic ternary CMOS logic // IEEE J. Solid-State Circuits. - July 1998. - V. 33. - № 7. - P. 1111–1116.
[18] Herrfeld A, Hentschke S. Ternary Multiplication Circuits Using 4-Input Adder Cells and Carry Look-Ahead // Proc. 29th IEEE Int. Symp. Multiple-Valued Logic. - May 1999. P. 174–179.
[19] Gundersen H., Jensen R., Berg Y. A novel ternary switching element using CMOS recharge semi floating-gate devices // Proc. 35th Int. Symp. Multiple-Valued Logic. - May 2005. - P. 54–58.
[20] Gundersen H., Berg Y. A novel balanced ternary adder using recharged semi-floating gate devices // Proc. 36th Int. Symp. Multiple-Valued Logic. - May 2006. - P. 18–21.
[21] Berg Y., Jensen R., Lomsdalen J., Gundersen H., Aunet S. Fault Tolerant CMOS Logic Using Ternary Gates // Proc. 37th Int. Symp. Multiple-Valued Logic. - May 2007. - P. 38–38.
[22] Connell C.L., Balsara P.T. A novel single-rail variable encoded completion detection scheme for self-timed circuit design using ternary multiple valued logic // Proc. IEEE 2nd Dallas CAS Workshop Low Power/Low Voltage Mixed Signal Circuits Systems. - March 2001. - P. 7–10.
[23] C.N. Rozon, H.T.Mouftah. Realization of a three-valued logic built-in testing structure // IEEE J. Solid-State Circuits. - June 1990. - V. 25. - №. 3. - P. 814–820.
[24] Ji-Zhong Shen, Zhi-Gang Zhu, Mo Zhu. The general structure and design method of ternary monostable multivibrator // Proc. 5th Int. Conf. ASIC. - Oct. 2003. - V. 1. - P. 586–590.
[25] Патент Японии № 2005080257 CMOS driver circuit and CMOS inverter circuit, Japan Radio CO Ltd (F. Hideki). - 24.03.2005.
[26] Патент Японии № 2007208512 (WO 2007 088901) Three-valued logic function circuit, Japan Advanced Inst of Science and Tech (H. Yasushi, S. Masaaki). - 09.08.2007.
Как видите, в списке фигурирует не только Брусенцов ;-)
Ну, сама собой она естественно не появится. Насколько я понимаю, основным препятствием для создания троичных логических элементов на современном технологическом уровне являются ограничения сложившейся технологии массового производства КМОП микросхем (слышал краем уха что технология "кремний на изоляторе" вроде как позволяет обойти имеющиеся ограничения, но она слишком дорогая). Тем не менее время от времени попадаются публикации (как например эта https://pandia.ru/text/80/614/58974.php ), свидетельствующие, что исследования в этом направлении пусть и не спеша, но ведутся. Так что была бы поставлена задача, а решение найдётся.
А первый и главный недостаток состоит в том, что чтобы чётко отличать уровни в троичных элементах друг от друга вам нужно повышать напряжение. А это уже повышенное тепловыделение.
Предполагается, что воплощение в железе троичной логики подразумевает применение сигналов положительной и отрицательной полярности. Так что по крайней мере с различимостью сигналов проблем быть не должно.
Так было в первой Сетуни. Но уже в Сетуни-70 была реализована однопроводная передача трёхзначных сигналов, что по словам разработчика позволило почти в двое уменьшить число электрических соединений и в два с половиной раза снизить энергопотребление.
"Вопреки распространенному мнению, будто главное преимущество троичного кода перед двоичным состоит в его экономности, которая обусловлена тем , что 3 ближе чем 2 к основанию натурального логарифма e=2,718... , следует сказать, что эта экономия не превышает 5%, т.е. практически не имеет значения" (c) Н.П. Брусенцов.
У нас есть точка отсчёта — это те решения, которые продаются на рынке
Точка отсчёта -- это те технологии, которые подконтрольны российской юрисдикции, и тот их уровень, который может быть достигнут в имеющихся условиях. Кого волнует что там у кого в мире есть замечательного, если нам оно не доступно, в т.ч. по соображениям информационной безопасности и политической независимости?
Документированные технологии, используемые не по назначению -- это тоже уязвимость, а интересы национальной безопасности предполагают рассмотрение самых невероятных сценариев.
выявленные и закрытые уязвимости
Не помню чтобы Интел отказалась от спекулятивного и внеочередного исполнения в своих процессорах. Зато новые уязвимости, вызванные этими технологиями всплывают с незавидной регулярностью:
Производительность последних Эльбрусов достаточная для самого широкого спектра задач.
Нам нужно хотя бы, чтобы их Интел и АМД не рвали.
Возвращаемся к тому, с чего начали. Вам нужно -- возьмите и сделайте, покажите как надо. Или вложите в МЦСТ столько, сколько вкладывает в свои разработки Интел, обеспечте рынок сбыта и доступ к производству. А потом требуйте.
Давайте мы проблемы Байкала будем обсуждать в ветке про Байкал?
Нет уж. Эльбрусы не в вакууме существуют. Если уж вы так напираете на недостатки Эльбрусов, то сравнения с другими отечественными процессорами избежать не удастся, иначе у нас просто не будет точки отсчёта.
Простите, а кто вам обещал, что Эльбрусы будут рвать интелы и амд? И почему это Байкалу позволительно проигрывать, а Эльбрусу нет? Пахнет лицемерием и двойными стандартами.
Ну да. Критикуя что-либо вы должны либо на личном примере показать как надо делать процессоры, либо предоставить примеры более удачных решений от других отечественных разработчиков. Что-то я не припомню чтобы Байкал рвал эпики и зионы! Хотя казалось бы -- все условия для этого есть: тут тебе и правильная, конвенциональная ОоО архитектура прямиком от белого господина, и куча совместимого софта, и команда специалистов с правильными взглядами на жизнь... Что же пошло не так? Почему Байкалы ещё не гремят славой в рейтингах производительности? Про Ядро я вообще молчу. Боюсь что от них мы процессор ещё не скоро увидим, если вообще увидим. Похоже что у них судьба такая -- наклейки переклеивать.
Если бы нас не было, то нас это и не заботило бы.
Да уж, я представляю что было бы, если бы это была российская ракета. Тут бы уже из каждого утюга кричали про попилы и откаты, и про то, что лучше бы эти деньги пенсионерам отдали :-) К сожалению, плане патроиотизма нам ещё расти и расти до американцев.
-- Илон, что с ракетой?
-- Она взорвалась...
Оттуда что при использовании СС с нечётным основанием математическое ожидание распределения ошибок округления равно нулю, т.е. такие системы не подвержены накоплению ошибок. Само округление производится простым отсечением лишних разрядов, т.к. значение отбрасываемой части всегда меньше половины младшего сохраняемого разряда.
Ну да, других задач кроме как делить числа на 2 у компьютера нет ))
Устойчивость к ошибкам округления, например.
Главное достоинство троичного кода -- симметричность и естественное представление чисел со заком, упрощающие арифметические операции, а вовсе не в том, что 3 больше чем 2. Поэтому дальнейшее увеличение числа основания СС не имеет никакого смысла, т.к. кроме усложнения, ничего сверх того, что умеет троичная СС, "пятеричная" или "семиричная" уже не дадут.
Египетские пирамиды без компьютеров строились, так что при желании человечество может вообще без компьютеров прожить :-) Но это не значит, что не нужно стремиться к лучшему. Троичный компьютер позволяет делать всё то же, что и двоичный, только более простым и естественным образом, без "костылей". Чем перечислять все преимущества троичной арифметики, проще отправить вас читать Брусенцова. Очевидно, что если бы всё ограничивалось 5-ти процентной экономией, то не было бы такого количества работ, посвящённых троичной логике -- например, вот перечень использованной литературы в одной попавшейся мне публикации, посвящённой созданию троичного логического элемента:
[1] Hayes B. Third base // American Scientist. - 2001. - V. 89. № 6. - P. 490–494.
[2] Korotkov A.S., Morozov D.V., Pilipko M.M., Sinha A. Delta-Sigma ADC for Ternary Code System (Part I: Modulator Realization) // Proc. Int. Symp. Signals, Circuits and Systems. - July 2007. - V. 1 - P. 1–4.
[3] Д. Кнут. Искусство программирования для ЭВМ. Т.2. Получисленные алгоритмы. - М.: МИР, 1977.
[4] Брусенцов Н.П. Опыт разработки троичной вычислительной машины // Вестник МГУ. Сер. 1: математика, механика. - 1965. - №2. - С. 39–48.
[5] Брусенцов Н.П. Заметки о троичной цифровой технике // Сб. научных трудов Юбилейной Международной научно-технической конференции 50 лет модулярной арифметике, ноябрь 2005. - М., Зеленоград, 2006. - C. 618–641.
[6] Ji-Zhong Shen, Mao-Qun Yao, Xie-Xiong Chen, Hua-Hua Chen Ternary BiCMOS circuit structure and its design at switch level // Proc. 5th Int. Conf. ASIC. - Oct. 2003. - V. 1. - P. 581–585.
[7] Xunwei Wu; Penjun Wang; Yinshui Xia. Design of ternary Schmitt triggers based on its sequential characteristics // Proc. 32nd IEEE Int. Symp. Multiple-Valued Logic. - May 2002. - P. 156–160.
[8] Waho T., Chen K.J., Yamamoto M. Resonant-tunneling diode and HEMT logic circuits with multiple thresholds and multilevel output // IEEE J. Solid-State Circuits. - Feb. 1998. - V. 33. - № 2. - P. 268–274.
[9] Waho T.; Hattori K.; Takamatsu Y. Flash analog-to-digital converter using resonant-tunneling multiple-valued circuits // Proc. 31st IEEE Int. Symp. Multiple-Valued Logic. - May 2001. - P. 94–99.
[10] Nunez J., Quintana J.M., Avedillo M.J. Limits to a Correct Evaluation in RTD-based Ternary Inverters // ICECS’06. - Dec. 2006. - P. 403–406.
[11] Nunez J., Quintana J.M., Avedillo M.J. Correct DC Operation in RTD-based Ternary Inverters // 2nd IEEE Int. Conf. NEMS’07. - Jan. 2007. - P. 860–865.
[12] Uemura T., Baba T. A three-valued D-flip-flop and shift register using multiple-junction surface tunnel transistors // Proc. 31st IEEE Int. Symp. Multiple-Valued Logic. - May 2001. - P. 89–93.
[13] Dhande A.P., Ingole V.T. Design Of 3-Valued R-S & D Flip-Flops Based on Simple Ternary Gates // 2nd World Enformatika Conference, WEC'05. - Feb. 2005. - P. 62–65.
[14] Патент Германии DE 198 32 101 A1 Realisierung Ternärer Grundschaltungen in CMOS Technologie, J. Stackelberg. - 27.01.2000.
[15] Патент Японии № 2005036757 Ternary logic inverter circuit, N. Kazuto. - 08.02.2007.
[16] Toto F., Saletti R. CMOS dynamic ternary circuit with full logic swing & zero-static power consumption // Electronics Letters. - May 1998. - V. 34. - № 11. - P. 1083–1084.
[17] Mateo D.; Rubio A. Design and implementation of a 5×5 trits multiplier in a quasi-adiabatic ternary CMOS logic // IEEE J. Solid-State Circuits. - July 1998. - V. 33. - № 7. - P. 1111–1116.
[18] Herrfeld A, Hentschke S. Ternary Multiplication Circuits Using 4-Input Adder Cells and Carry Look-Ahead // Proc. 29th IEEE Int. Symp. Multiple-Valued Logic. - May 1999. P. 174–179.
[19] Gundersen H., Jensen R., Berg Y. A novel ternary switching element using CMOS recharge semi floating-gate devices // Proc. 35th Int. Symp. Multiple-Valued Logic. - May 2005. - P. 54–58.
[20] Gundersen H., Berg Y. A novel balanced ternary adder using recharged semi-floating gate devices // Proc. 36th Int. Symp. Multiple-Valued Logic. - May 2006. - P. 18–21.
[21] Berg Y., Jensen R., Lomsdalen J., Gundersen H., Aunet S. Fault Tolerant CMOS Logic Using Ternary Gates // Proc. 37th Int. Symp. Multiple-Valued Logic. - May 2007. - P. 38–38.
[22] Connell C.L., Balsara P.T. A novel single-rail variable encoded completion detection scheme for self-timed circuit design using ternary multiple valued logic // Proc. IEEE 2nd Dallas CAS Workshop Low Power/Low Voltage Mixed Signal Circuits Systems. - March 2001. - P. 7–10.
[23] C.N. Rozon, H.T.Mouftah. Realization of a three-valued logic built-in testing structure // IEEE J. Solid-State Circuits. - June 1990. - V. 25. - №. 3. - P. 814–820.
[24] Ji-Zhong Shen, Zhi-Gang Zhu, Mo Zhu. The general structure and design method of ternary monostable multivibrator // Proc. 5th Int. Conf. ASIC. - Oct. 2003. - V. 1. - P. 586–590.
[25] Патент Японии № 2005080257 CMOS driver circuit and CMOS inverter circuit, Japan Radio CO Ltd (F. Hideki). - 24.03.2005.
[26] Патент Японии № 2007208512 (WO 2007 088901) Three-valued logic function circuit, Japan Advanced Inst of Science and Tech (H. Yasushi, S. Masaaki). - 09.08.2007.
Как видите, в списке фигурирует не только Брусенцов ;-)
Ну, сама собой она естественно не появится. Насколько я понимаю, основным препятствием для создания троичных логических элементов на современном технологическом уровне являются ограничения сложившейся технологии массового производства КМОП микросхем (слышал краем уха что технология "кремний на изоляторе" вроде как позволяет обойти имеющиеся ограничения, но она слишком дорогая). Тем не менее время от времени попадаются публикации (как например эта https://pandia.ru/text/80/614/58974.php ), свидетельствующие, что исследования в этом направлении пусть и не спеша, но ведутся. Так что была бы поставлена задача, а решение найдётся.
Может вам сразу троичный компьютер построить? ;-)
Предполагается, что воплощение в железе троичной логики подразумевает применение сигналов положительной и отрицательной полярности. Так что по крайней мере с различимостью сигналов проблем быть не должно.
Так было в первой Сетуни. Но уже в Сетуни-70 была реализована однопроводная передача трёхзначных сигналов, что по словам разработчика позволило почти в двое уменьшить число электрических соединений и в два с половиной раза снизить энергопотребление.
"Вопреки распространенному мнению, будто главное преимущество троичного кода перед двоичным состоит в его экономности, которая обусловлена тем , что 3 ближе чем 2 к основанию натурального логарифма e=2,718... , следует сказать, что эта экономия не превышает 5%, т.е. практически не имеет значения" (c) Н.П. Брусенцов.
Зачем что-то выискивать, если все возможные риски можно исключить простым переходом на отечественные процессоры?
Как наличие Эльбруса противоречит национальной безопасности России? Или вы какую-то другую страну имели в виду? Раскройте мысль.
Точка отсчёта -- это те технологии, которые подконтрольны российской юрисдикции, и тот их уровень, который может быть достигнут в имеющихся условиях. Кого волнует что там у кого в мире есть замечательного, если нам оно не доступно, в т.ч. по соображениям информационной безопасности и политической независимости?
Документированные технологии, используемые не по назначению -- это тоже уязвимость, а интересы национальной безопасности предполагают рассмотрение самых невероятных сценариев.
Не помню чтобы Интел отказалась от спекулятивного и внеочередного исполнения в своих процессорах. Зато новые уязвимости, вызванные этими технологиями всплывают с незавидной регулярностью:
https://www.opennet.ru/opennews/art.shtml?num=50684
https://www.opennet.ru/opennews/art.shtml?num=52517
https://www.opennet.ru/opennews/art.shtml?num=56827
https://www.opennet.ru/opennews/art.shtml?num=57496
Производительность последних Эльбрусов достаточная для самого широкого спектра задач.
Возвращаемся к тому, с чего начали. Вам нужно -- возьмите и сделайте, покажите как надо. Или вложите в МЦСТ столько, сколько вкладывает в свои разработки Интел, обеспечте рынок сбыта и доступ к производству. А потом требуйте.
Нет уж. Эльбрусы не в вакууме существуют. Если уж вы так напираете на недостатки Эльбрусов, то сравнения с другими отечественными процессорами избежать не удастся, иначе у нас просто не будет точки отсчёта.
Простите, а кто вам обещал, что Эльбрусы будут рвать интелы и амд? И почему это Байкалу позволительно проигрывать, а Эльбрусу нет? Пахнет лицемерием и двойными стандартами.
Например: ME, Pluton, Caliptra, Spectre, Meltdown, Intel On Demand.
Ну да. Критикуя что-либо вы должны либо на личном примере показать как надо делать процессоры, либо предоставить примеры более удачных решений от других отечественных разработчиков. Что-то я не припомню чтобы Байкал рвал эпики и зионы! Хотя казалось бы -- все условия для этого есть: тут тебе и правильная, конвенциональная ОоО архитектура прямиком от белого господина, и куча совместимого софта, и команда специалистов с правильными взглядами на жизнь... Что же пошло не так? Почему Байкалы ещё не гремят славой в рейтингах производительности? Про Ядро я вообще молчу. Боюсь что от них мы процессор ещё не скоро увидим, если вообще увидим. Похоже что у них судьба такая -- наклейки переклеивать.
Не верьте всему, что написано в Конституции. Вчера там было написано одно, сегодня второе, завтра будет написано третье.