56 GSPS SAR ADC 8 bit уже не один год доступны, так что можете расшипять диапазон на графиках). А вообще да, на данный момент заметно «вырождение» архитектур. Все делают DS-ADC, SAR ADC(последовательный) или Interleaved SAR ADC(последовательно-параллельный).
ширину метала в микроэлектронике оценивают по максимально допустимой плотности тока(еще по споротивлению и емкости линии, но в данном случае это не важно). «Усредненное значение» 1mA/um для постоянного тока в первых металах и 5mA/um для последних(питание разводится последними/верхними слоями), эта величина зависит от проводника(алюминий, медь), толщины слоя и температуры но для оценки пойдет. итого через 150um(приблизительный размер выводного пада) вы можете пропустить 750mA.
если потребление чипа 50w и напряжение питания 3.3B, то нужно подвести ~15A(питание) и вывести ~15A(земля). и того нам нужно 15A/0.750A=20 выводных падов на питание и 20 на землю. общая ширина металла в чипе для шин питания и земли 20*2*150um=6000um.
это конечно приблизительно, для точных цифр нужно лезть в документацию на процесс)
фаб проводит такие-же проверки и результаты их можно запросить(делали для GF и TSMC). дамми учитываются или нет зависит от кита и тула для проверки. я писал что по поему мнению нужно учитывать все затворы.
на этапе LVS(Layout Versus Schematic) видно точное кол-во транзисторов. эту операцию делают все перед запуском на изготовление. конечно могут быть blackbox-сы на отдельные IP блоки, но по факту фаб пришлет вам отчеты DRC/LVS и там можно будет все это посмотреть.
dummy элементы влияют на электрические параметры также — layout dependent effects (LDE), у двух одинаковых транзисторов будут разные пороги в зависимости от окружающих структур + дамми меняют паразитные емкости. дамми элемент часто делают спец слоями и система не считает их транзисторами. согласен что про запасные логические ячейки(spare elements) если все ок, то они занимают какой-то процент от площади. но многие производители их не используют, экономичнее сделать несколько запусков. все заливки не учитываются в подсчете транзисторов)). и как написали ниже, закон Мура про количество транзисторов а не про то как их используют).
к сожалению в статье не видно всего пути распространения тактового сигнала, поэтому мой мозг нарисовал проблему по пути OSC->FPGA->ADC->FPGA, вы к слову написали «связь не работает, либо работает на скоростях значительно ниже тех, которые должны были быть.» а это очень часто проблема таймингов. не знаком с MAX, но в таких системах нужно гарантировать что данные будут правильно приняты/отправлены относительно тактового сигнала: задержка в пути PLL->MAX(OUT_PIN) или доп инверсия тактовго сигнала(почему нет?), задерка в ADC по выдаче данных(почему нет?), задержка в линии(соединение проводом)) в FPGA. и это мы опускаем изменение таймингов при разных уровнях питания и температуры. прыг скок и у вас данные принимаются в режиме установления. Или это проблема с PLL который не мог нормально залочиться на сигнал от первого кварца(проблема с параметрами сигнала с кварца?). проверялось ли все это не видно. Без временых диаграмм и прямых измерений это все мои догадки. Надеюсь у вас действительно основная проблема была с разбросом генератора)
интересный опыт, но мне кажется что вы не докрутили исследовательскую задачу по выяснению причины неработоспособности схемы до конца) и она вас еще догонит. сложно судить без детальной схемы, но обычно проблема такого рода не в 1kHz разбросе для 50MHz тактового сигнала. два места на которые я бы обратил внимание: формирование опорного тактового сигнала для ADC, DAC(используются делители в FPGA и потом сигнал с нужной частотой идет на микросхемы?) и синхронизация данных ADC->FPGA and FPGA->DAC(судя по тексту у вас есть длинные линии связи между ADC, DAC and FPGA). Удачи!
вне зависимости от того как используется транзистор, элемент в логической ячейке или в виде емкости, он выполняет свою электрическую функцию. по логике авторов других выжных радио элементов нет кроме транзисторов? уберите емкость по питанию у цифровой микросхемы и она перестанет работать, очень часто вам нужна именно локальная емкость и транзистор единственный элемент который вам доступен(большинство процессоров делаются в логических процессах без спец емкостей типа MIM, которые требуют доп масок и которые сложно использовать в цифровом маршруте, филеры с емкостями на транзисторах все что доступно по факту). в аналоге емкость используется чаще всего в фильтрующих целях, удалите их тоже? ну честно, зачем кому-то делать мискросхему с миллиардами транзисторов в виде емкостей? если бы они были не нужны, то их бы давно выкинули. поэтому стоит считать все транзисторы. количество транзисторов на данный момент это самый простой и доступный для обывателя критерий сложности микросхемы, пусть и не точный на 100%.
если потребление чипа 50w и напряжение питания 3.3B, то нужно подвести ~15A(питание) и вывести ~15A(земля). и того нам нужно 15A/0.750A=20 выводных падов на питание и 20 на землю. общая ширина металла в чипе для шин питания и земли 20*2*150um=6000um.
это конечно приблизительно, для точных цифр нужно лезть в документацию на процесс)