Если уж на то пошло, то граница идёт по системе команд процессора, которая видна программистам.
А микрокод там внутри на декодере вычислительного ядра или аппаратная реализация команд — это дело архитектуры кремния. Туда только разработчиков процессора допускают. И снаружи никакой разницы нет.
Идея скорее в обратном, в повышении сложности и удобства в командах отдавать на уровень промежуточных языков, виртуальных машин и компиляторов. А процессору отдавать максимально удобный машкод для проектирования максимального аппаратного перфа. Это я пересказывают вводные по риск5 от Паттерсона :)
Как понимаю, речь не про отсутсвие сертификации, а про "невозможность" создания другого органа сертификации. То есть монопольная зависимость архитектуры от одного поставщика.
По части сертификации в риск5 есть процесс из двух шагов — "пакетные/наборные спецификации" типа RVA24 и наборы инструментов, в том числе открытых, для проверки соответствия нового чипа этим спецификациям.
В части усиления кроссовместимости чипов разных разработчиков по системе команд, кажется очевидным, что появится однажды какой-то совместный процесс у Байкала и Ядра в рамках ассоциации риск5.
Минус легаси, очевидно, в неодходимости разрабатывать и тестировать архитектуру чипа под всё накопившееся наследие. Да и тюнинговать систему команд становится архисложно из-за принятых когда-то неудачных решений по способам кодирования, например.
Хотя в плюсах, что очевидно, стабильная работа всего софта за последние 50 лет на новых чипах. Это дорогого стоит.
Расшифровка описана в архитектурной спеке RISC-V "Volume 1, Unprivileged Specification - Chapter 27 ISA Extension Naming Conventions" https://riscv.org/technical/specifications/
RV32I - базовый набор операций с целочисленными регистрами M - целочисленные умножение и деление F - операции с плавающей запятой (одинарной точности) + 32 регистра для них C - сжатые инструкции (подмножество RV32I с 16-битными опкодами) N - прерывания в user-level ZB... - стандартные дополнения для битовых операций
Похоже, что пропустили указание на расширение B — битовые операции, а дополнение к ним указаны :)
Если ожидаемая цена будет в диапазоне 2000-3000 рублей, что вполне соответствует его превосходству по характеристикам риск5 чипам Микрона или Миландра, то будет очень выгодным.
Причём по наличию встроенных ускрорителей для гост-шифров этот чип сразу становится предпочтительнее китайских риск5 МК любого ценового диапазона.
Строго говоря, Linux Foundation — это компания зарегистрирована и находится в юрисдикции США и с деньгами под контролем госорганов США. Уже только поэтому им приходится осторожничать и перестраховываться с ущемлением своих участников из других стран. К тому же большинство участников — это компании из США.
Если бы вопрос решался, как у других международных опенсорсных фондов, где-нибудь в Швейцарии. Аргентине или, даже, Китае, то результаты, скорее всего, были бы совершенно другие.
Пример прямо в статье упомянут — "Linux-libre 6.3-gnu. Он создан силами латиноамериканского Фонда свободного ПО" (это Аргентина).
Другой пример — перенос RISC-V из США в Швейцарию по настоянию участников. То есть для международных сообществ разработчиков риски и опасности нахождения в США очевидны достаточно давно.
Любопытный проект у вас получается. Чем-то напоминает проекты модульных открытых ноутбуков MNT Reform и Framework.
Но не видно в какие вычислительные нагрузки вы целитесь. Кто/что будет потребителем ваших устройств? Какие задачи, какой софт окажется в выигрыше от применения вашего открытого решения? В чем сила? :)
А есть ещё GigaDevice, WCH, Bouffalo Lab, Bluetrum, Telink, HiSilicon и новички типа HPMicro и Beken. Это всё компании выпустившие линейки RISC-V чипов и модулей на них.
На нижнем уровне архитектура как раз очень важна. И распылятся не хочется. Особенно на легаси и проприетарные системы.
Раз уж 2023 год заявлен как год роста интереса к фотонике, то нужен пример «разделённого» мультивибратора. То есть состоящего из двух мигающих светодиодов на электрически не связанных устройствах. Один вспыхивает и сигналит фотодиоду второго, что пора запуститься в ответ.
Как развитие — добавить третьего соучастника мигания :)
Если уж на то пошло, то граница идёт по системе команд процессора, которая видна программистам.
А микрокод там внутри на декодере вычислительного ядра или аппаратная реализация команд — это дело архитектуры кремния. Туда только разработчиков процессора допускают. И снаружи никакой разницы нет.
Идея скорее в обратном, в повышении сложности и удобства в командах отдавать на уровень промежуточных языков, виртуальных машин и компиляторов. А процессору отдавать максимально удобный машкод для проектирования максимального аппаратного перфа. Это я пересказывают вводные по риск5 от Паттерсона :)
Как и в любом федеративном продукте типа ядра Линукса или шины PCIe))
Ищите в описании проца такую запись "Полное соответствие профилю RISC-V RVA22" — это пример из чипа Sophgo SG2380.
Как понимаю, речь не про отсутсвие сертификации, а про "невозможность" создания другого органа сертификации. То есть монопольная зависимость архитектуры от одного поставщика.
По части сертификации в риск5 есть процесс из двух шагов — "пакетные/наборные спецификации" типа RVA24 и наборы инструментов, в том числе открытых, для проверки соответствия нового чипа этим спецификациям.
В части усиления кроссовместимости чипов разных разработчиков по системе команд, кажется очевидным, что появится однажды какой-то совместный процесс у Байкала и Ядра в рамках ассоциации риск5.
Минус легаси, очевидно, в неодходимости разрабатывать и тестировать архитектуру чипа под всё накопившееся наследие. Да и тюнинговать систему команд становится архисложно из-за принятых когда-то неудачных решений по способам кодирования, например.
Хотя в плюсах, что очевидно, стабильная работа всего софта за последние 50 лет на новых чипах. Это дорогого стоит.
А если точнее, то у одноразовых АА батареек 0,1-0,2 Ом, а у Кроны 2-3 Ома.
В 20 раз Крона безопаснее АА, однако :)
Расшифровка описана в архитектурной спеке RISC-V "Volume 1, Unprivileged Specification - Chapter 27 ISA Extension Naming Conventions" https://riscv.org/technical/specifications/
RV32I - базовый набор операций с целочисленными регистрами
M - целочисленные умножение и деление
F - операции с плавающей запятой (одинарной точности) + 32 регистра для них
C - сжатые инструкции (подмножество RV32I с 16-битными опкодами)
N - прерывания в user-level
ZB... - стандартные дополнения для битовых операций
Похоже, что пропустили указание на расширение B — битовые операции, а дополнение к ним указаны :)
Если ожидаемая цена будет в диапазоне 2000-3000 рублей, что вполне соответствует его превосходству по характеристикам риск5 чипам Микрона или Миландра, то будет очень выгодным.
Причём по наличию встроенных ускрорителей для гост-шифров этот чип сразу становится предпочтительнее китайских риск5 МК любого ценового диапазона.
Спасибо за хороший обзор грядки нейровычислителей, особенно русских, несмотря на!
А что про Huawei вскользь — нет у них своих нейрочипов пока?
Оно бы с удовольствием, но это нужен отдельный компьютер или виртуала с Windows. Дорого и неудобно так.
Особенно когда все инструменты нативно под MacOS стоят.
Была бы нативная сборка Компаса под Линукс — это уже можно было пробовать.
Строго говоря, Linux Foundation — это компания зарегистрирована и находится в юрисдикции США и с деньгами под контролем госорганов США. Уже только поэтому им приходится осторожничать и перестраховываться с ущемлением своих участников из других стран. К тому же большинство участников — это компании из США.
Если бы вопрос решался, как у других международных опенсорсных фондов, где-нибудь в Швейцарии. Аргентине или, даже, Китае, то результаты, скорее всего, были бы совершенно другие.
Пример прямо в статье упомянут — "Linux-libre 6.3-gnu. Он создан силами латиноамериканского Фонда свободного ПО" (это Аргентина).
Другой пример — перенос RISC-V из США в Швейцарию по настоянию участников. То есть для международных сообществ разработчиков риски и опасности нахождения в США очевидны достаточно давно.
В KiCAD импорт и экспорт в формате STEP уже давно, вроде. Библиотека 3Д-моделей тоже вся в STEP. Не помню даже когда он появился.
https://gitlab.com/kicad/libraries/kicad-packages3D
А в OpenSCAD пока нет. Неудобно.
Понятно, спасибо!
Было бы замечательно, если бы Компас нативно интегрировался с популярными инструментами типа OpenSCAD и KiCAD без «обходных» путей.
На первый взгляд нет KiCAD...
Может есть какой-то обходной тайный путь или план его сделать и рассказать? :)
Есть в планах развития движков и API АСКОНа импорт 3Д-моделей из KiCAD?
Любопытный проект у вас получается. Чем-то напоминает проекты модульных открытых ноутбуков MNT Reform и Framework.
Но не видно в какие вычислительные нагрузки вы целитесь. Кто/что будет потребителем ваших устройств? Какие задачи, какой софт окажется в выигрыше от применения вашего открытого решения? В чем сила? :)
У Espressif с документацией и sdk получше многих компаний. Да и линейка уже выпущенного в чипах и модулях достаточная для работы:
ESP32-C2/ESP8684 - 120 МГц
ESP32-C3/ESP8685 - 160 МГц 400 кБ (16 кБ кеш) 384 кБ + 4 МБ
ESP32-C6 — 160 МГц + 20 МГц ОЗУ 512 КБ ПЗУ 320 КБ
А есть ещё GigaDevice, WCH, Bouffalo Lab, Bluetrum, Telink, HiSilicon и новички типа HPMicro и Beken. Это всё компании выпустившие линейки RISC-V чипов и модулей на них.
На нижнем уровне архитектура как раз очень важна. И распылятся не хочется. Особенно на легаси и проприетарные системы.
Отличное начинание и рендер-картинки прям радуют своим качеством и проработанностью!
Смутила ставка в примерах на чип ESP32-P4 с проприетарной архитектурой.
Можно посмотреть новый двухъядерный ESP32-P4 на 400 МГц. К тому же, Espressif объявила о полном переходе на ядра с архитектурой RISC-V.
Раз уж 2023 год заявлен как год роста интереса к фотонике, то нужен пример «разделённого» мультивибратора. То есть состоящего из двух мигающих светодиодов на электрически не связанных устройствах. Один вспыхивает и сигналит фотодиоду второго, что пора запуститься в ответ.
Как развитие — добавить третьего соучастника мигания :)