All streams
Search
Write a publication
Pull to refresh
116
0

Пользователь

Send message
Ну отлично, керамика, разумеется, там стоит, и танталы стоят. Но когда левая часть графика уплывет влево из-за увеличившейся паразитной индуктивности, кто даст гарантию, что импеданс цепи питания не превысит пределы в отдельно взятом частотном диапазоне и напряжение на процессоре не просядет, когда он внезапно включит, скажем, блок вычислений с плавающей точкой? Можете рискнуть.
Тут стоит добавить, что посадка «не до упора» приведет к увеличению паразитной индуктивности, что может плохо сказаться на вашем блоке питания. Для аудиоаппаратуры это не имеет значения — частоты не те, а высокочастотная электроника, потребляющая десятки ампер (например, типичный современный десктопный процессор) вам спасибо не скажет.
Грубо говоря, таблица страниц — это структура данных, в которой содержатся сведения о том, по каким физическим адресам в памяти расположены виртуальные страницы (и расположены ли они вообще — они могут быть не в оперативке, а на диске), права доступа к ним и т.д.

Только операционная система может добавлять или удалять записи из этой таблицы. Каждая запись соответствует одной странице, поэтому записей очень много и таблица занимает много места. Кроме как в оперативную память поместить ее некуда, т.к. ее размер может быть несколько мегабайт. TLB — это как кэш-память для этой огромной таблицы, TLB хранит несколько наиболее часто используемых записей.
Промахнулся :)
Кэши в ARC 700 можно сконфигурировать как VIVT. Но вообще VIVT-кэши сейчас не очень-то популярны. А про более популярные варианты (PIPT и VIPT) будет в следующей части
ARMv4 и ARMv5 используют VIVT для кэшей команд и данных. ARMv8 (64-битные АРМы) допускает использование VIVT-кэша команд.
Есть много суперскаляров, работающих на частоте порядка 1 ГГц и потребляющих гораздо меньше пяти ватт. ARM Cortex-A9, например.
Тема необходимости функциональных симуляторов не раскрыта. Я вот не очень представляю, кому они могут быть полезны. Вот к cycle-accurate симуляторам вопросов у меня нет — там тебе и сайд-эффекты от промахов кэша, и от неправильно предсказанных переходов, и от латентности памяти. Вот это симуляторы так симуляторы. Если они еще и работают хотя бы порядка на три быстрее, чем RTL-симуляторы, то цены им нет! А функциональные симуляторы — так, баловство (имхо, разумеется).
Пятиядерный тестовый чип 40нм на TSMC-шном шаттле ~ $40k. Делали в этом году, правда у нас корпоративная скидка.
Кто будет производить чип для «Value and Entry»? Global Foundries? :D И какой техпроцесс? Про это стыдливо умолчали
Это не ассемблер пострашнел, это система команд подурнела
Еще B-767 разбился в Тайланде из-за самопроизвольного включения реверса в полете. Lauda Air, емнип.
Ну и напоследок, увеличение частоты при переходе с 65 нм на 40/45нм:

У Интела (Conroe/Wolfsdale: http://en.wikipedia.org/wiki/Core_(microarchitecture) ): 3 ГГц -> 3,33 ГГц (+11%)

У ARC EM6: 350 МГц -> 540 МГц (+54%)
Наверное, не совсем корректно сравнивать Low Power процессы c 28HP, поэтому вот данные по «быстрым» процессам из того же документа:
— 90GP: 420 МГц (90нм — это как раз времена позднего Pentium 4)
— 40GP: 770 МГц

То есть только за счет перехода с 40 нм на 28 нм увеличение частоты составляет 16%.

А вот данные по интеловским процам с одинаковой архитектурой (Nehalem/Westmere) и сопоставимыми техпроцессами (брал самую высокую частоту отсюда: en.wikipedia.org/wiki/List_of_Intel_Core_i7_microprocessors):
45 нм: 3,33 ГГц
32 нм: 3,47 ГГц (+4%)
Рост частоты ограничен способностью корпуса микросхемы рассеивать тепло. До тех пор, пока это не проблема, как в случае с относительно маленькими кристаллами, частота действительно значительно растет при переходе на техпроцесс с меньшими нормами (при прочих равных условиях)!

Вот циферки для процессора Synopsys ARC EM6 из официального даташита (http://www.synopsys.com/dw/doc.php/ds/cc/arc_em6.pdf), конфигурация процессора идентичная:

65LP (Low Power): 350 МГц
40LP: 540 МГц
28HP: 900 МГц

Этот процессор на 65-нм процессе занимает 0,04 мм2 и рассеивает 5 мВт. Очевидно, что такое мизерное тепловыделение никак не ограничивает рост частоты.

В случае, когда кристалл значительно большего размера, именно тепловыделение играет решающую роль. Микросхема, изготовленная по техпроцессу 40LP с кристаллом площадью примерно 10 мм2, засунутым в пластиковый корпус размером 15х15мм, может работать без радиатора на 400 МГц. На 700 МГц ей нужен радиатор, и он уже весьма теплый.

Что происходит, когда у вас кристалл в районе 100 мм2, работающий на частоте за 2 ГГц, можете догадаться сами. Поэтому частоту повышают на столько, сколько может выдержать корпус.

Так что стадии конвейера тут не при чем. Мало того, имхо, именно проблемы с тепловыделением позволили вернуть длину конвейера к приличным значениям наперекор маркетологам.
На самом деле у UART и SPI два входа тактовой частоты — один для системной частоты, второй для передачи данных. Дело в том, что и UART, и SPI висят на системной шине, соответственно каждый из них содержит контроллер этой шины, который просто обязан работать на той же частоте (и не просто на той же частоте, а точно от того же тактового сигнала). Передача же осуществляется на совсем другой частоте (которая, в общем случае, вовсе не кратна системной, и может вдобавок иметь произвольный сдвиг фазы). Поэтому внутри UART и SPI есть специальные синхронизаторы, которые обеспечивают надежную передачу данных из одной области синхронизации (clock domain) в другой.
JTAG — это действительно просто. То ли дело cJTAG (1149.7) — самый поганый стандарт, который я когда-либо читал.
Ок, спасибо за разъяснения. Стараюсь узнать наших конкурентов получше :)
Подождите. Вы говорите, что процессор «читает значение по адресу 0x00000004 и записывает его в PC (PC – регистр, который указывает на текущую инструкцию + 4 байта)». По адресу 0х4 у нас 0х69. Это не адрес текущей команды + 4, это адрес следующей команды!

Information

Rating
Does not participate
Location
Porto, Португалия
Registered
Activity