Pull to refresh
1
Дмитрий@Dima365

User

Send message

MLIR-to-RTL simulation flow: от linalg.matmul до systolic array

Level of difficultyMedium
Reading time8 min
Reach and readers7.5K

Привет! Хотел бы рассказать о своем MVP проекта hw-mlir-lab, где я использую MLIR для lowering операции умножения матриц (matmul) на systolic array, который я симулирую в Verilator.

Читать далее

Information

Rating
Does not participate
Date of birth
Registered
Activity

Specialization

Системный разработчик
Verilog HDL
C