ПНЯ* — Периферия Независимая от Ядра известная так же как CIP — Core Independent Peripheral

Микроконтроллеры в импульсных источниках питания
Часть 3

В предыдущих частях (Часть 1, Часть 2) обсуждалось как Независимая от Ядра Периферия микроконтроллеров Microchip позволяет строить ШИМ контроллеры импульсных источников питания из «кирпичиков» путем установления связей между различными периферийными модулями. Если в описанные выше ШИМ контроллеры добавлять новые «кирпичики», то получим новые функции. Рассмотрим что можно сделать еще.

ПНЯ* — Периферия Независимая от Ядра известная так же как CIP — Core Independent Peripheral

Микроконтроллеры в импульсных источниках питания
Часть 2

В предыдущей части статьи был рассмотрен вариант построения "типового" ШИМ-контроллера Импульсного Источника Питания (ИИП), варианты реализаций ШИМ-контроллеров на основе ПНЯ и некоторые топологии ИИП.
Продолжим знакомство с возможностями Периферии Независимой от Ядра применительно к задаче построения импульсных источников питания.

ПНЯ* — Периферия Независимая от Ядра в микроконтроллерах Microchip, известная так же как CIP — Core Independent Peripheral.

Микроконтроллеры в импульсных источниках питания
Часть 1

Забегая вперед хотелось бы отметить, что цель данной статьи не состоит в обсуждении преимуществ или недостатков способов управления, а так же в рекомендациях по выбору оптимальных топологий построения Импульсных Источников Питания (ИИП) и расчету элементов схемы – для этого есть тонны специализированной литературы.

Цель статьи – показать принципиальную возможность реализации большинства топологий ИИП на универсальной периферии микроконтроллеров Microchip, продемонстрировать преимущества микроконтроллерных решений по гибкости и универсальности относительно специализированных «аналоговых» ШИМ-контроллеров и ASIC для ИИП.

* ПНЯ — Периферия Независимая от Ядра в микроконтроллерах Microchip, известная так же как CIP — Core Independent Peripheral.

Часть 4

Предыдущие статьи [1], [2] и [3] были посвящены Периферии Независимой от Ядра (ПНЯ) микроконтроллеров Microchip: конфигурируемым логическим ячейкам, портам ввода/вывода с функцией ограничения тока и АЦП с вычислителем, были показаны некоторые возможности такой периферии. Напомню, что независимость подразумевается не от типа ядра PIC микроконтроллеров (BaseLine, Mid-Range, Enhanced Mid-Range, PIC18, 16-, 32-bit), а от работы ядра, т.е. независимое выполнение возложенной на периферию задач от состояния ЦПУ. Такая периферия, а в особенности возможность её конфигурирования на совместную работу и синтез аппаратных функций, призвана разгрузить программную часть, снизить энергопотребление.

В этой небольшой статье хочу показать примеры реализации приема «кастомных», нестандартных интерфейсов связи с помощью Периферии Независимой от Ядра.

• ПНЯ — Периферия Независимая от Ядра в микроконтроллерах Microchip, известная так же как CIP — Core Independent Peripheral.

Часть 3

Предыдущие статьи [1] и [2] были посвящены таким частям (ПНЯ) Периферии Независимой от Ядра микроконтроллеров (МК) Microchip как конфигурируемым логическим ячейкам и портам ввода/вывода с новой полезной функцией ограничения тока.

Сейчас рассмотрим Аналого-Цифровой Преобразователь (АЦП) и в особенности новый АЦП с поствычислителем. Как вы наверное уже привыкли  новые особенности периферии могут помочь в реализации специфических функций и упростить код под PIC микроконтроллеры.

В отличие от предыдущих частей, в этой будет чуть больше теории и чуть меньше примеров.

• ПНЯ — Периферия Независимая от Ядра в микроконтроллерах Microchip, известная так же как CIP — Core Independent Peripheral.

Предыдущая статья [1] (назовём её «часть 1» цикла статей, так как надеюсь, что энтузиазма и сил хватит на несколько статей) была посвящена самой очевидной из частей Периферии Независимой от Ядра микроконтроллеров (МК) Microchip – конфигурируемым логическим ячейкам.

UPD. тут часть 3. АЦП с вычислителем

Сейчас же рассмотрим некоторые особенности портов ввода/вывода и в особенности те их них, которые могут помочь в реализации специфических функций и упростить построение схем с использованием PIC микроконтроллеров.

Первоначальный замысел статьи состоял в описании Периферии Независимой от Ядра микроконтроллеров Microchip, но тема оказалась весьма обширной, поэтому в качестве первого шага расскажем о CLC – конфигурируемых логических ячейках (Configurable Logic Cell).

В статье (Использование конфигурируемых логических ячеек для управления светодиодной лентой WS2812 [1]) было рассмотрено как логические ячейки CLC PIC-контроллеров могут существенно упростить решение задачи формирования сигналов управления драйверами WS2812 и аппаратно реализовать функции, на программное решение которых может не хватать быстродействия простого микроконтроллера.
Цель представленной статьи заключается в более близком знакомстве с конфигурируемыми логическими ячейками в PIC микроконтроллерах Microchip, в демонстрации примеров реализаций и, по возможности, натолкнуть читателя на мысли по использованию CLC своих проектах.

Если очень кратко, то CLC это одна из частей ПНЯ.

Написанию этого материала способствовала статья Зачем язык Verilog программисту микроконтроллеров, где описывается возможность тестирования алгоритма (Си файла) проекта микроконтроллера в Verilog проекте. Т.е. симулятор Verilog HDL взаимодействует с Сишным кодом микроконтроллера и тестирует реализованный алгоритм на возможные логические ошибки.

Подобные методы отладки кода для микроконтроллеров уже реализованы производителями. За всех не поручусь, но могу показать на примере симулятора MPLAB SIM компании Microchip Technology Inc.

Эта статья про управление светодиодами WS2812b, немного о синтезе логических схем и реализации их внутри микроконтроллера. Статья с небольшими отступлениями и двумя бонусами. Первый бонус основывается на том факте, что когда мы пишем, то одновременно читаем (разве нет?). Второй бонус поможет начать программировать микроконтроллеры и за 10 минут самим повторить реализацию, описанную в статье.