Понимаете, надо перестать жить с имперскими амбициями по принципу осажденной крепости с представлениями, что у любого мирового продукта обязан быть отечественный аналог (причем лучшего качества!). Такого уже никого не будет.
Работаете в сегодняшних реалиях и достигайте успеха. Может быть этот успех в конечном итоге и приведет к возрождению отечественной микроэлетроники, кто знает… Но не надо искусственно вкачивать в нее деньги, как в Автоваз…
Вот цитата из BarsMonster (http://habrahabr.ru/post/218171/)
Кроме того, Intel уже более 40 лет доходы от продажи процессоров реинвестирует в усложнение технологии, владеют кучей патентов — и чтобы сейчас достичь их уровня в равных условиях (налоги, бюрократия, доступность капитала) понадобилось бы по моей грубой оценке порядка 352 млрд$ и 30 лет работы — на что конечно никто пойти не может. Всем нужен свой Intel за 0.1, а лучше 0.01млрд$ :-)
Однако по тем же причинам и для США затруднительно создать свою технологию разделения урана центрифугами и строить ядерные энергетические реакторы на быстрых нейтронах. Так что где-то они побеждают, где-то мы, где-то Китай — нужно развивать то, где есть преимущество и не перенапрягаться там, где для достижения паритета пришлось бы потратить все ресурсы страны на 1 компанию.
и поймете, почему эти 265 млн р. НИЧЕГО не сделают для российской микроэлетроники. И лучше эти деньги вложить в воспитание кадров в этой области.
Для российских реалий тех процесс 90 нм — это потолок. При том, что современные ПЛИС делают уже по технологии 14-22 нм на фабриках (TSMC, Intel) стоимостью в миллиарды долларов. Причем доступ российских дизайнеров микросхем к этим технологиям на этих фабриках закрыт.
Да тут вы вполне сможете использовать HLS. На Си вы напишете ядро той же самой быстрой свертки и вставите его в свой тракт передачи данных, разработанный уже традиционным способом. При этом Си ядро будет например иметь FIFO интерфейсы на вход и выход.
Для Xilinx — однозначно их же транслятор Vivado HLS. Качество получаемых схем на высоком уровне. Отличная интерфейсная интеграция с шиной AXI, своя IDE для отладки и проектирования. Приемлемая цена.
Знаю, что у Altera такой же транслятор на подходе. Другие трансляторы имеют существенный недостатки.
По поводу Vivado HLS — тут надо взвешивать все за и против. Если вы нацелены на использование ПЛИС для схем управления приборами или в качестве каких-то интерфейсных схем, то может его и не надо использовать.
Этот транслятор хорош, когда надо на одном кристалле решать разные задачи, например в области HPC, где ПЛИС — это ускорители вычислений, или в DSP области. Тогда появляется реальный выигрыш от того, что существенно уменьшается время на разработку.
Наш курс все-таки нацелен на использование ПЛИС в качестве ускорителей вычислений, поэтому Vivado HLS и изучаем.
Освоить SystemVerilog сначала самому, а потом уже студентов учить — у меня в планах, только руки как обычно не доходят. Я в курсе про определенные преимущества SystemVerilog, но они не дают качественного скачка по сравнению с VHDL (в отличие например от трансляторов C-to-RTL), поэтому переход этот отложен в ящик.
Вы что думаете, если эти 265 млн вложить в разработку отечественной элементной базы, то ситуация улучшиться? Типа сделать свою CPLD — государственную, стоить она будет гораздо дороже чем Xilinx, но все равно поставим ее во всем школы. А еще свой open source САПР… Уверяю вас, что тогда у нас инженеров в этой теме вообще не останется…
И кто говорит, что надо во все школы? Достаточно в каждый технический ВУЗ. А если сидеть и ждать, и не осваивать современную элементную базу, а то а) нашей вообще никогда не возниктет и б) мы безнадежно отстанем в отрасли в общем.
Да, я тоже веду подобный курс на физфаке МГУ для второкурсников. У нас два семестра, в первом — основы (схемотехника, триггеры), язык VHDL. Начинаем как обычно с мигания светодиодами, но к концу первого семестра под руководством преподавателя собираем схему передачи данных аппаратная схема ПЛИС — Си программа на компьютере через com port. Внутри ПЛИС реализуем очень простой КИХ фильтр. Во втором семестре изучаем транслятор Vivado HLS, и у каждого студента уже своя курсовая работа по реализации того или иного алгоритма из науки.
Из опыта тоже могу сказать, что в первом семестре нельзя допускать никакой самодеятельности — все должны делать одно и тоже с серьезным контролем (т.е. время очень мало, материла много, и если туда-сюда смотреть и тыкаться, то ничего не успеют).
И главное — живо вести предмет, с реальными примерами, для чего нужны ПЛИС. Тогда процент заинтересовавшихся и оставшихся в теме на следующих курсах студентов будет больше.
Объясните мне пожалуйста, зачем вникать в эти ньюансы работы AXI шины (как будто других нет), если для работы с AXI шиной Xilinx предоставляет кучу вспомогательных IP ядер: AXI DMA, Datamover, AXI Master Interface и тд?
а сколько стоит разработать новую ASIC под кодек в зависимости от техпроцесса/количества логических элементов? и подскажите, по какой технологии сейчас делают такие микросхемы (полностью заказные, на стандартных/библиотечных элементах, структурированные ASIC)?
нету у вас кстати ссылки на обзор процесса изготовления современных ASIC?
Тогда уж декодирование видео — тут нужна большая производительность. Я одно время воображал устройство с USB типа флешки простой, но с FPGA на борту. Устройство вставлялось бы в ноутбук, конфигурировалось под определенную кодировку и дальше перекодировало бы фильм не за 1 час, а за время передачи данных через USB интерфейс (3.0) =))
Кстати библиотека OpenCV частично портирована на Xilinx FPGA через транслятор Vivado HLS. Тоже берите и пользуйтесь, и еще есть куча примеров реализации embedded vision на FPGA, например на платформе Zynq, так что FPGA являются реальными конкурентами DSP, и не так все однозначно…
У Xilinx есть онлайн полурекламный журнал www.xilinx.com/about/xcell-publications/xcell-journal.html там много реальных примеров использования FPGA в различных областях. Про Альтеру не знаю, но уверен, что у них тоже есть что-то подобное.
За неимение пока ничего лучше я ставлю все-таки на трансляторы. Много людей уже знают С, и если им дать удобный и настраиваемый каркас приложения, то они смогут на нем худо бедно программировать свои алгоритмы под FPGA. Другое дело, насколько это будет эффективно. Тут нужно только искать такие задачи, которые будут хорошо «ложиться» на FPGA.
В реальной жизни HPC на FPGA — это в основном шифрование/дешифрование. В общем, согласитесь, тут алгоритмы могут меняться. Обработка видео на FPGA в основном сейчас идет в embedded системах, думаю тут алгоритм обработки тоже может в общем меняться, по крайней мере могут добавляться новые фичи. Я же вообще стремлюсь к тому, чтобы на FPGA решать научные вычислительные задачи (например из области биоинформатики). В идеале — суперкомпьютер с FPGA ускорителями, к которому подключаются разные пользователи и запускают свои задачи (но это пока утопия=))
Из реальной же жизни компания www.timelogic.com/ предлагает готовое программно-аппаратное решение для решения задач биоинформатики, у них есть всего несколько различных алгоритмов, которые ускоряются на FPGA, но этот список может расширяться.
Работаете в сегодняшних реалиях и достигайте успеха. Может быть этот успех в конечном итоге и приведет к возрождению отечественной микроэлетроники, кто знает… Но не надо искусственно вкачивать в нее деньги, как в Автоваз…
Вот цитата из BarsMonster (http://habrahabr.ru/post/218171/)
habrahabr.ru/post/156843/
habrahabr.ru/post/218171/
habrahabr.ru/post/217427/
и поймете, почему эти 265 млн р. НИЧЕГО не сделают для российской микроэлетроники. И лучше эти деньги вложить в воспитание кадров в этой области.
Для российских реалий тех процесс 90 нм — это потолок. При том, что современные ПЛИС делают уже по технологии 14-22 нм на фабриках (TSMC, Intel) стоимостью в миллиарды долларов. Причем доступ российских дизайнеров микросхем к этим технологиям на этих фабриках закрыт.
И нормального open source для FPGA нет.
Знаю, что у Altera такой же транслятор на подходе. Другие трансляторы имеют существенный недостатки.
Коммерческие Catapult C, Impulse C — дороги
Открытые LegUp, ROCCC, C-to-Verilog — синтезируют откровенно плохие схемы.
По поводу Vivado HLS — тут надо взвешивать все за и против. Если вы нацелены на использование ПЛИС для схем управления приборами или в качестве каких-то интерфейсных схем, то может его и не надо использовать.
Этот транслятор хорош, когда надо на одном кристалле решать разные задачи, например в области HPC, где ПЛИС — это ускорители вычислений, или в DSP области. Тогда появляется реальный выигрыш от того, что существенно уменьшается время на разработку.
Наш курс все-таки нацелен на использование ПЛИС в качестве ускорителей вычислений, поэтому Vivado HLS и изучаем.
И кто говорит, что надо во все школы? Достаточно в каждый технический ВУЗ. А если сидеть и ждать, и не осваивать современную элементную базу, а то а) нашей вообще никогда не возниктет и б) мы безнадежно отстанем в отрасли в общем.
Из опыта тоже могу сказать, что в первом семестре нельзя допускать никакой самодеятельности — все должны делать одно и тоже с серьезным контролем (т.е. время очень мало, материла много, и если туда-сюда смотреть и тыкаться, то ничего не успеют).
И главное — живо вести предмет, с реальными примерами, для чего нужны ПЛИС. Тогда процент заинтересовавшихся и оставшихся в теме на следующих курсах студентов будет больше.
Я так понял никакого фреймбуфера вы не использовали при выводе на экран, а непосредственно генерировали цвета текущих пикселей?
Поясните, чем на ваш взгляд SystemVerilog отличается от Verilog, и как эти отличия помогли вам в этой проекте.
нету у вас кстати ссылки на обзор процесса изготовления современных ASIC?
У Xilinx есть онлайн полурекламный журнал www.xilinx.com/about/xcell-publications/xcell-journal.html там много реальных примеров использования FPGA в различных областях. Про Альтеру не знаю, но уверен, что у них тоже есть что-то подобное.
Из реальной же жизни компания www.timelogic.com/ предлагает готовое программно-аппаратное решение для решения задач биоинформатики, у них есть всего несколько различных алгоритмов, которые ускоряются на FPGA, но этот список может расширяться.