Создаем I2C Master Controller на Verilog. FSM, Clock, Output Logic, etc

[Mogwaika]

А где чтение клока?

[megalloid]

Точно, спасибо за заметку, думаю что восполню этот пробел в следующей статье, где будем это хозяйство раскидывать в HDL-е :)

[Mogwaika]

А можно и на отдельную статью про клок-стретчинг картинок наделать))

[sdy]

Отмечу пару важных моментов. Данный контроллер не будет учитывать наличие еще одного Master-устройства на шине или каких-то других особых случаев и данная реализация является достаточно простой и примитивной. Также на данном этапе не взято во в обработку ситуации Clock Stretching.

Мультимастер и клок стрэчинг поддерживается многими чипами, почему бы сразу не реализовать это в корке?

[megalloid]

Это достаточно сложная история для меня, и думаю, что я смогу ее реализовать только когда справлюсь с основной задачей :(

[sdy]

Ага, будет интересно почитать в следующий раз. Ещё вот про целевой чип, может сразу на доступный GoWin переключиться? Учитывая его линейку и возможности, многим прям зайдет пример разработки для его начальных камней. Его ещё и купить можно достаточно просто.

[pcbteach]

Статья теоретически очень насыщенная получилась)). Очень хочется взглянуть на HDL-реализацию. С нетерпением ждем следующую статью. А про clock stretching уже выше написали. )) Тема интересная.

[vvvictor]

Спасибо. В закладочки...

[DX168B]

Полезная статья. Сам иногда увлекаюсь FPGA.