Comments 6
Читаю новости и руки опускаются.
Пишите: "Мельчайшая ошибка в описании схемы на уровне регистровых передач (RTL коде) может привести к необходимости выпустить чип на фабрике заново (ASIC respin) и потерям в десятки миллионов долларов."
О каком выпуске чипа вы говорите? Не будет больше чипов из России. Ни Эльбрусов ни Байкалов ни других.
Более того, просто FPGA будет не купить. Уже сейчас практически не возможно купить многие позиции, например FPGA Cyclone IV. Ну может быть частично перейдем на китайские чипы.
Погружаемся в каменный век.
Есть еще китайские фабы. К примеру Ядро заявляло чип по тех. процессу, доступному на нескольких фабах, включая SMIC. Я не знаю, что будет с лицензиями на тулы, но китайцы врят ли запретят у них выпускаться. А может, и с лицензиями помогут. Мне кажется, тут есть еще место для маневра.
Добро пожаловать к ПЛИСам от ВЗПП-С)
Я бы рад, но платы с ними дорогие и емкость не очень, + старые версии квартуса не поддерживают SystemVerilog
Quartus 8.1 поддерживает SystemVerilog.
Возможно, не полностью, т.к. ругается на выражения типа $clog2().
И шаблоны кода на SystemVerilog там тоже есть.
По поводу дороговизны -- да, тут не поспоришь. Это всё-таки не для массового потребителя, а для военки. Отсюда же и ёмкость, она не всегда там нужна большая.
Темное искусство функциональной верификации цифровых микросхем