Как стать автором
Обновить

Комментарии 14

image
Все новое — хорошо забытое старое?
Старые видеочипы такого формата были на редкость неудачные, те же 9000 по «бутербродной технологии» померли почти все, а которые с рядом стоящей памятью — многие живы до сих пор
Nvidia тоже баловалась подобной технологией в мобильных чипах, так что запасаемся поп-кукурузой.

image
Это обычные «однослойные» чипы, а не HBM.
Что до надёжности — такие чипы прекрасно работают в PS3.
Электроника — это наука о контактах.
Большинство выходов из строя современного компьютерного железа вызвано нарушением контакта в следствии регулярной тепловой деформации материалов с разным коэффициентом теплового расширения, в следствии обычного цикла работы — работа под нагрузкой — нагрев, выключение — остывание.
Что-то мне подсказывает, что увеличение количества точек контакта регулярно подвергающихся тепловым нагрузкам никак не может увеличить надежность.
Посчитаем:
HBM память — Logic DIE- интерпозер — подложка чипа (Packadge subsrate) — печатная плата.
Итого 8 точек контакта(шарик припоя с 2-х сторон), и все это будет регулярно греться огнедышащим видеоядром и остывать после отключения пк.
Сейчас же этих точек меньше:
Кристалл видеоядра — подложка чипа — печатная плата — чип памяти, итого 6 точек, и значительным тепловым нагрузками подвергаются только 4 из них, это кристалл видеоядра — подложка — печатная плата.
Хотелось бы увидеть подобную статью по будущей архитектуре Pascal у NVidia. Там вроде тоже какой то прорыв в сфере видеопамяти
Согласно утечкам, трёхсотая серия будет представлена 18 июня, а R9 390X покажут 24 июня.

Наконец-то. Деньги уже карман жмут.
Очень смущает огромный интерпозер, выход годных которого будет очень маленьким при такой площади, сравнимой уже не с традиционной микроэлектроникой, а с крупными сенсорами изображения.
Там всётаки техпроцесс отработанный уже, чай не 5нм
Огромный пассивный интерпозер из проводов по отлаженному техпроцессу. Используются уже несколько лет (в очень дорогих продуктах, когда приходится собирать вместе несколько достаточно крупных чипов логики):
www.xilinx.com/innovation/research-labs/keynotes/3-D_Architectures.pdf
«Passive Silicon Interposer (65nm Generation… 65 nm Si Technology..): • 4 conventional metal layers connect micro bumps & TSVs • No transistors means low risk and no TSV induced performance degradation»

Есть вопросы по их тестированию, но производители обещают очень высокий выход годных:
www.evaluationengineering.com/articles/201202/addressing-interposer-and-tsv-quality-challenges.php
First, there is a big debate regarding whether passive interposers will need to be tested or whether the yield will be so high they won’t warrant testing. Second, what is necessary to adequately test a die that is 50-µm thick with 100,000 microbumps? Third, how will you power up and test a die that only has 2-µm diameter pads?..
As for interposers, Fleeman agreed with Strid at Cascade that there is a “huge concern in the industry over interposer yield.” However, Fleeman said, “Interposer suppliers plus tool providers like Applied Materials say the yield is virtually perfect” for the 65-nm three- or four-layer metal structures.
“Loss due to assembly or transport wouldn’t be caught in the interposer test anyway,” he continued. “For RDL [redistribution layer] and basic interposers, we don’t think there is a production [test] requirement. Line monitoring already is accomplished by very good picoamp DC testing and X-ray and optical inspection.


AMD о HBM — semiaccurate.com/2015/05/19/amd-finally-talks-hbm-memory
You can have either active or passive interposers, active have logic/transistors on them, passive have only metal layers. This is the long way of saying an active interposer is a very simple and large chip, a passive one skips the transistors and only prints metal layers aka wires. This again translates into active being fairly expensive and passive being very cheap. You can print as many metal layers as you want on an interposer but each layer dramatically ups the cost.
AMD went for passive interposers and did not say how many metal layers they used but SemiAccurate speculates they didn’t go above three if they even hit that many. They are made at UMC on an undisclosed process that was strongly hinted to be either a 40nm or 65nm process. In short it is on a very old and inexpensive process and has a very small number of steps at that. Interposers are dirt cheap per mm^2 of area compared to chips built on the same outdated process.
А как же Hybric Memory Cube? Сколько лет уже жду.
Общий принцип тот же, производители другие. Раньше еще упоминался вариант Wide-IO.
en.wikipedia.org/wiki/Hybrid_Memory_Cube (Micron Technologies)
en.wikipedia.org/wiki/High_Bandwidth_Memory (Hynix, AMD, JEDEC)

К HMC присматривалась nvidia — www.eetimes.com/document.asp?doc_id=1326630 (2015) и, конечно же, Intel (Phi)
В www.eetimes.com/document.asp?doc_id=1326630 отмечают, что стеки из кристаллов памяти будут медленно заходить на рынок (видимо DDR4 на 2-4 пластины памяти без отдельного логического кристалла за настоящий стек они не считали) — «DRAM stacks will represent just 3-4% of the total DRAM market in the next five years, with the first products shipping in the next year, said Mike Howard, a memory analyst with IHS Inc.»
А что изображено на правой части последней фотографии?
Скорее всего радиатор без вентилятора, от жидкостной системы охлаждения.
Зарегистрируйтесь на Хабре, чтобы оставить комментарий

Публикации

Истории