Комментарии 18
UPD: Поправил гитхаб. Теперь должно git clone работать нормально.
Внимательно следим за развитием, продолжайте...
Там где "Симулируем и получается…" есть два открытых диода, поэтому выход получается 1/2 VDD
Можно по-другому подсоеденить балки и будет что-то похожее нв бафер. Вот так:
Только не забыть, что N транзистор нужно засадить в Deep NWell. В DC получается бафер.
Так выглядит выход как функция входа
А вот транзиент показывает, что N не проводит VDD, а Р не проводит VSS
Всем удачи в аутешествии по чип дизайну.
Там где "Симулируем и получается…" есть два открытых диода, поэтому выход получается 1/2 VDD
Там получается два закрытых диода. Эти диоды включены в обратном направлении и имеют высокое сопротивление, т.е. получается резисторный делитель напряжения. Такая схема включения используется для защиты входов микросхем от статики: https://blog.mbedded.ninja/electronics/circuit-design/esd-protection/
UPD: Аналогичным образом организуются резисторы подтяжек (pull-up/pull-down) - это диоды полученные из транзисторов включенных в обратном направлении (или пара встречных друг к другу). Если смотреть на дизайн цифровых микросхем с высоты, то все элементы в ней это транзисторы, меняя схему включения которых можно получить все остальные компоненты: диоды, резисторы, емкости.
два закрытых диода
Извините, но вы перепутали. Верхний транзистор - N типа и в нем P-Well это VDD, а N+ это выход (<VDD). И это значит, что диод открыт.
В схемах ESD - N-Well (или N+) всегда VDD и диоды закрыты при нормальной работе и открываются только когда входное напряжение превышает VDD на Vt.
Такая схема включения используется для защиты входов микросхем от статики
Это поразитные диоды, возникающие из-за того, что подложка МОСФЕТ электрически соединена с истоком. Конкретно от статики они защищают очень плохо, т.к. имеют низкую перегрузочную способность (у микросхем — десятки мА, когда ток разряда достигает десятка ампер), но от втекающего тока, способного вызвать тиристорный эффект, защищают хорошо.
Там где «Симулируем и получается…» есть два открытых диода, поэтому выход получается 1/2 VDDВы предположили, что на схеме снизу земля, а сверху питание. На обсуждаемом рисунке этого нет)
UPD виноват, нет на рисунке, есть в тексте. А я уже на автогенератор схеиматиков из нетлиста грешить начал, там и не такое в инверторе может быть.
Обсуждаемая схема, разумеется, прогорит очень быстро, но до этого будет вести себя так, как описано в статье, потому что сопротивление открытого транзистора очень мало, и он перетянет диод с другой стороны.
Все очень интересно, но что за "оксид силикона" ? ;)
Это связано с тем, что NMOS плохо проводят единицу, поскольку SOURCE-ом становится выход, и NMOS будет открыт до тех пор, пока Vgs выше Vth.
В такой схеме включения оба танзистора всегда будут закрыты: n-канальный МОП будет закрыт, так как потенциал на затворе всегда ниже потенциала на истоке, а p-канальный - потому, что потенциал на затворе всегда выше потенциала на истоке. В закрытом состоянии оба тарнзистора имеют высокое постоянное сопротивление канала (высокое, но не бесконечное). А значит, не зависимо от состояния входов, схема будет работать как обычный резисторный делитель напряжения. Что мы и наблюдаем на графике.
Вы расписали все идеально! Да, это так.
Рсскажите, у Вас был опыт размещения в SkyWatter/eFabless и чем все закончилось ? Судя по сайту ценник достаточно доступный, но очень много условий.
Вы расписали все идеально! Да, это так.
А вы проверьте ток в симуляции. Он будет сильно отличятся от утечек, которые бы получили при закрытых транзисторах.
Тоже неправильно. Каждый из транзистров подсоединен как source follower (также называется common drain stage). Для N - выходное напряжение меньше входного на Vt.
Для Р - наообот.
http://webpages.eng.wayne.edu/cadence/ECE7570/doc/cdrain3.pdf
Как разработать микросхему, от идеи до результата. Часть 2. Установка программного обеспечения