Как стать автором
Обновить
527.43
YADRO
Тут про железо и инженерную культуру

Где увидеть косимуляцию в «железе» и RFSoC FPGA своими глазами?

Время на прочтение3 мин
Количество просмотров3.2K

Уже в эту субботу, 25 мая, в Санкт-Петербурге состоится ежегодная конференция FPGA-Systems 2024.1. Еще есть возможность присоединиться офлайн: не только послушать доклады про организацию верификации, ошибки FPGA-специалистов и пообщаться с коллегами, но и посмотреть на любопытные стенды, подготовленные инженерами. Один из них — «черный ящик» на КДПВ, в нем — симбиоз трех симуляторов для моделирования систем на кристалле. Что внутри, рассказываем в тексте. 

А еще — раскрываем тайну, кто будет приглашенным спикером московской FPGA-Systems, которая пройдет 1 июня, вслед за первой конференцией.

Что в черном ящике?
Что в черном ящике?

Стенды FPGA-Systems 2024.1

Мы знаем, как инженеры и разработчики любят смотреть «в корень» технологий, и всегда привозим на конференции оголенные «железки». Но на FPGA-Systems будут особые гости. 

Технология косимуляции (сosimulation) во плоти

О том, что такое косимуляция и зачем она нужна, рассказывали инженеры YADRO в этой статье. Технология подразумевает использование нескольких симуляторов (QEMU, логический симулятор и FPGA-прототип) для моделирования систем на кристалле (SoC). Это позволяет нивелировать недостатки каждой из систем, оставив лишь достоинства. 

На стенде будет компьютер x64-архитектуры с установленной в слот PCIe-платой с FPGA. На хосте запущен Linux и установлена QEMU. Большая часть SoC, включая процессорный кластер, память, периферийные устройства, эмулируются в QEMU. Отдельный DUT, или design under test, симулируется внутри FPGA.

В качестве DUT — контроллер Ethernet. AXI-транзакции от процессорного кластера передаются в DUT, а прерывания от DUT— в процессорный кластер. Также у DUT есть доступ в память гостевой машины в QEMU (DMA). Внутри QEMU также запущен Linux, а работа с DUT осуществляется через стандартный драйвер данного блока, который есть в ядре.

Как это примерно выглядит
Как это примерно выглядит

Ускоритель PUSCH-канала 

Второй стенд будет с образцом ускорителя физического уровня базовой станции (тип макро). Он демонстрирует возможную реализации аппаратного ускорения PUSCH-канала. Тестовая установка состоит из сервера VEGMAN и отладочной платы, связанных между собой. Для демонстрации работы ускорителя на сервере с x86-процессором запускается тестовое приложение, которое обменивается данными с аппаратным ускорителем по PCIe и вызывает его функции, исполняемые на RFSoC-плате. Чтобы понять, насколько корректно работает ускоритель, мы сравним результаты вычислений на FPGA с референсной моделью.

Регистрируйтесь на конференцию в Санкт-Петербург или Москву, чтобы увидеть стенды вживую. Уточним, что ускоритель PUSCH-канала точно будет в Питере, но мы постараемся довезти его и до Москвы.

Раскрываем карты: тайный спикер конференции FPGA-Systems 2024.1 в Москве

Ранее мы заявляли секретного спикера на FPGA-Systems 2024.1 в Москве, у которого 1 июня будет прямое трансатлантическое подключение. Вот и он. 

Юрий Панчул

RTL-разработчик CPU, GPU и сетевых микросхем. Аккаунт на Хабре: @YuriPanchul

Юрий расскажет про историю развития FPGA в keynote-докладе. Вот краткий тизер от спикера: 

Когда FPGA появились в середине 1980-х годов, вокруг них появились не только скептики, но и чрезмерные оптимисты. Например, Стив Касселман и Джон Шюэл, основатели Virtual Computer Corporation (не путайте с более поздней компанией Virtual Computer), утверждали, что изобретение FPGA сравнимо с изобретением персонального компьютера и что совсем скоро все компьютеры будут на FPGA. 

Время расставило все на свои места. FPGA применяются там, где микроконтроллер не обеспечивает требуемую пропускную способность или точность времени реакции, но строить специализированный ASIC под задачу непрактично. Например, в интерфейсах для LVDS-камер, обработке звука и сигналов радара, управлении двигателями, высокочастотном трейдинге, шифровании.

Но значение FPGA выходит за пределы специализированных вычислений: на них строят эмуляторы для отладки ASIC и платы прототипирования. FPGA также используют для обучения студентов: ведь на SystemVerilog недостаточно писать потактово корректный код, нужно еще и выработать интуицию на временные задержки, чтобы логика помещалась в такт. Наконец, на синтезе для FPGA сейчас тренируются создатели алгоритмов для открытых средств проектирования, маршрутов, основанных на Yosys.

Сам рынок FPGA меняется: на него вышли компании Gowin и Efinix, которые могут потеснить традиционных лидеров в некоторых нишах. Также появились компании с FPGA, которые можно встроить в ASIC — таким гибридным решениям еще ищут применение. Обо всех этих тенденциях поговорим в докладе.

До встречи на FPGA-Systems!

Теги:
Хабы:
Всего голосов 13: ↑11 и ↓2+16
Комментарии0

Публикации

Информация

Сайт
yadro.com
Дата регистрации
Дата основания
Численность
1 001–5 000 человек
Местоположение
Россия
Представитель
Ульяна Малышева