Ответ простой - это очень сложный бизнес. Посмотрите на данные по распределению рынка IP блоков в статье. По сути бОльшую часть рынка занимают 3 компании: Arm и Cadence с Synopsys (EDA разработчики по сути, которые вместе с тулами свои IP блоки поставляют).
Есть опесорсные компиляторы и операционные системы, масса пользовательского софа. Все это прекрасно переносится и работает на RISC-V. В этой части проблем вообще нет
Это всё хорошо, но для продуктового/промышленного использования в серверном, десктопном, мобильном рынках текущей экосистемы софта RISC-V пока катастрофически недостаточно. Можно какие-то совсем нишевые решения делать, но пока работы там просто море.
ЯДРО пилит свои расширения для LLVM и это правильно
Это как раз неправильно, т.к. трата и так небольших ресурсов на достаточно малополезные за пределами узкой задачи дела.
Нужно брать опенсорсные блоки, доводить их до ума и использовать всем миром. При этом опять же не забывая публиковать наработки
Нужно, да вот пока с этим крайне плохо. Почти никак
Нашим немногочиленным фабам нужно как можно скорее выпускать PDK для OpenLane и затаскивать его в производственный и учебный процесс. Сделать это не сложно, достаточно нанять пару-троку студентов/аспиарнов профильного ВУЗа и дать им доступ к информации
Ооо, несложно) Да это невозможно) Вы пишите абсолютно верную вещь, очевидную практически любому, кто хоть немного погрузился вопрос. Но по факту двигаемся мы едва ли не в противоположном направлении.
Разработчикам САПР нужно брать и дорабатывать KiCAD, FreeCAD, OpenLane, Yosys и т.д. под потребности производства, а не пилить всё с нуля
Нужно. Но так, как это сейчас делается, к сожалению, наводит лично меня на мысль, что по факту миллиарды потратят, а на выходе будет ничего.
Государству следовало бы выделять средства на доработку опенсорсного софта (особенно САПР во всех сферах), под требования производства, бизнеса и под свои нужны
Опять-таки, идея верная, но по факту у нас не хватает уровня госуправления, чтобы таким заниматься. Поэтому пока это малореально.
ВУЗам нужно подключать к этой теме студентов и аспирантов - любая курсовая, дипломная и диссертационная работа должна приносить пользу обществу
И снова могу только согласиться. Только имплементация данного пункта в жизнь ещё сложнее, чем предыдущего.
Все доработки и наработки нужно складывать в ощий котёл, откуда любой желающий может взять и воспользоваться этими, или продолжить их развивать
Люто плюсую. Вообще, есть такая идея, что любые разработки, сделанные на госденьги, должны опенсорситься. Понятно, что для каких-то военных вещей можно это ограничить. Но то, что идёт через Минпром/Минцифры как ОКР'ы должно опенсорситься.
Опенсорс должен быть возведен в ранг Национальной религии Идеи
Это, возможно, перебор, но подход к переиспользованию результатов труда других людей и отказ от изобретения всего самостоятельно, является единственно возможным в нашей ситуации. Если мы хотим иметь в России развитую индустрию микроэлектроники и свои чипы.
Давайте-ка уточним, про какую часть вывода вы говорите. Если про "собрать из собственных IP-блоков серверный/десктопный процессор даже 15 летней давности на текущий момент не представляется возможным." то это очевидно так, тут вообще нет пространства для спора.
Если про "фактически в России нет ни одного готового IP-блока для дизайна современного процессора мирового уровня", то давайте вы просто его назовёте (или намекнёте), и дальше обсудим, является ли это IP-блоком мирового уровня. Потому что мир нашей электроники крайне тесен, и конечно, я в теории мог что-то упустить, но крайне маловероятно.
Ясно. А какие вообщем самые сложные части ОоО ядра на ваш взгляд. BPU, Prefetch, Renaming - понятно. Остальное (по отдельности, конечно) проще? Или есть ещё больные места?
У меня ещё такой вопрос. Насколько я понял, вы как раз занимались ООО и конкретно ренеймингом.
Допустим, мы ренеймим 6 операций за такт (примерно как в современных AMD/Intel, насколько я понимаю). В следующем чипе делаем ренейм на 8 операций за такт (смогли, неважно как, на той же частоте). При условии соответствующего увеличения ширины декодера и количества EXE-units, а также при условии неизменных branch predictor/prefetch юнитов(уровня современных интеловских), во сколько вы оцените улучшение по IPC на задачах класса SpecInt?
Вопрос у меня оттуда, что в таких задачах всё же параллельность самого кода достаточно ограничена. Есть ощущение, что само по себе увеличение увеличение ширины конвейера при таких размерах уже не должно давать заметных улучшений IPC.
Огромное спасибо за инсайд. Наверное, ради таких комментариев я и читаю хабр)
В общем, вы отлично описали суровую реальность дизайна High Performance CPU. Все эти сладкие рассказы про 2xIPC и Rentable Units сразу попахивали мифотворчеством.
Если позволите, можно вопрос? Как вы оцениваете Келлера как специалиста в дизайне High Performance ядер? У меня просто есть некоторые наблюдения со стороны, которые хотелось бы проверить.
Вы же понимаете, что цикл разработки процессора занимает несколько лет, и если он вышел в 2021-ом на Tsmc, то решение об использовании другой фабы было принято задолго до этого, тк разработка сильно привязана к конкретному техпроцессу
"Гелсингер отменил много перспективных проектов Интел, в том числе разработки Келлера" и тем, что вы утверждали до этого, цитирую:
В итоге Гелсингеру не понравились какие-то инженерные задумки Келлера (какие и почему - не уточняется), и Келлер был уволен
...
Джим Келлер и Пэт Гелсингер не смогли найти общий язык в процессе работы над проектом
...
Вместо того, чтобы под началом Джима Келлера создать то самое «Королевское ядро» и открыть новую эру, не уступающую успеху Intel Core, он разругался с легендарным инженером
?
И я нашёл это видео, на базе которого вы написали статью. Всё, что в нём говорится - это то, что в начале этого года Гелсингер закрыл проект Royal Core, у истоков которого стоял Келлер. Даже это слухи, но можем считать их условно правдивыми. Но могу сразу сказать, что все рассказы про 2х IPC можно сразу воспринимать со скепсисом, ибо таких чудес не бывает. И концепция Rentable Units тоже очень спорная, у неё есть обратная сторона медали так сказать. И без кучи цифр на руках нельзя уверенно утвеждать, что это действительно та микроархитектура, которую стоит выводить на рынок. И может так статься, что Гелсингер прав в своём решении.
Все остальные утверждения про конфликт Келлера и Гелсингера и т.д. - это откровенная желтизна, не имеющая никаких доказательств и просто противоречащая таймингу физического пребывания каждого из них в Интеле. Не место такому в серьёзной статье на хабре, имхо.
Каким образом Гелсингеру могло что-то не понравиться, если его в данный момент просто не было в Интеле? Физически не было. Келлер уволился из Интела ДО прихода Гелсингера
Пэт вернулся в Интел в 2021-ом, а Джим Келлер покинул компанию в 2020-ом. Они не пересекались по работе. У чему все эти наезды на Гелсингера в части работы с Келлером, если это очевидная неправда?
В данной статье говорится про General Purpose CPU, очевидно. Поэтому мой комментарий только к ним и относится. Понятно что есть ASIC'и, которые для специальных задач и предназначены, но это совсем другая история, не имеющая отношения к данной статье.
Кто-то должен за это заплатить. Откуда-то надо взять людей, с которыми сейчас крайне сложно. Их на текущие проекты-то не хватает.
Давайте вы не будете фантазировать. Цифровой IP блок в общем случае на фабе не отследить
У вас какая-то мифическая куча IP-блоков российских на рынке. Только почему-то потенциальные поребители в моём лице об этом ничего не знают.
Ответ простой - это очень сложный бизнес. Посмотрите на данные по распределению рынка IP блоков в статье. По сути бОльшую часть рынка занимают 3 компании: Arm и Cadence с Synopsys (EDA разработчики по сути, которые вместе с тулами свои IP блоки поставляют).
Это верно и формально, потому что современных IP у нас нет, даже для внутреннего использования
Это всё хорошо, но для продуктового/промышленного использования в серверном, десктопном, мобильном рынках текущей экосистемы софта RISC-V пока катастрофически недостаточно. Можно какие-то совсем нишевые решения делать, но пока работы там просто море.
Это как раз неправильно, т.к. трата и так небольших ресурсов на достаточно малополезные за пределами узкой задачи дела.
Нужно, да вот пока с этим крайне плохо. Почти никак
Ооо, несложно) Да это невозможно) Вы пишите абсолютно верную вещь, очевидную практически любому, кто хоть немного погрузился вопрос. Но по факту двигаемся мы едва ли не в противоположном направлении.
Нужно. Но так, как это сейчас делается, к сожалению, наводит лично меня на мысль, что по факту миллиарды потратят, а на выходе будет ничего.
Опять-таки, идея верная, но по факту у нас не хватает уровня госуправления, чтобы таким заниматься. Поэтому пока это малореально.
И снова могу только согласиться. Только имплементация данного пункта в жизнь ещё сложнее, чем предыдущего.
Люто плюсую. Вообще, есть такая идея, что любые разработки, сделанные на госденьги, должны опенсорситься. Понятно, что для каких-то военных вещей можно это ограничить. Но то, что идёт через Минпром/Минцифры как ОКР'ы должно опенсорситься.
Это, возможно, перебор, но подход к переиспользованию результатов труда других людей и отказ от изобретения всего самостоятельно, является единственно возможным в нашей ситуации. Если мы хотим иметь в России развитую индустрию микроэлектроники и свои чипы.
Ну что можно сказать. Демонстрирует степень развитости нашего рынка IP-блоков)
Давайте-ка уточним, про какую часть вывода вы говорите. Если про "собрать из собственных IP-блоков серверный/десктопный процессор даже 15 летней давности на текущий момент не представляется возможным." то это очевидно так, тут вообще нет пространства для спора.
Если про "фактически в России нет ни одного готового IP-блока для дизайна современного процессора мирового уровня", то давайте вы просто его назовёте (или намекнёте), и дальше обсудим, является ли это IP-блоком мирового уровня. Потому что мир нашей электроники крайне тесен, и конечно, я в теории мог что-то упустить, но крайне маловероятно.
В каком-то смысле такая картинка хорошо отображает реалии современной российской индустрии разработки микроэлектроники)
Если)
Спасибо за skill sharing. Так-то у меня миллион вопросов, жаль, лично такое не обсудить)
Ясно. А какие вообщем самые сложные части ОоО ядра на ваш взгляд. BPU, Prefetch, Renaming - понятно. Остальное (по отдельности, конечно) проще? Или есть ещё больные места?
У меня ещё такой вопрос. Насколько я понял, вы как раз занимались ООО и конкретно ренеймингом.
Допустим, мы ренеймим 6 операций за такт (примерно как в современных AMD/Intel, насколько я понимаю). В следующем чипе делаем ренейм на 8 операций за такт (смогли, неважно как, на той же частоте). При условии соответствующего увеличения ширины декодера и количества EXE-units, а также при условии неизменных branch predictor/prefetch юнитов(уровня современных интеловских), во сколько вы оцените улучшение по IPC на задачах класса SpecInt?
Вопрос у меня оттуда, что в таких задачах всё же параллельность самого кода достаточно ограничена. Есть ощущение, что само по себе увеличение увеличение ширины конвейера при таких размерах уже не должно давать заметных улучшений IPC.
С тулами всё понятно. А вот про методологии можно пару слов/примеров, в чём отличие у Интела было?
Огромное спасибо за инсайд. Наверное, ради таких комментариев я и читаю хабр)
В общем, вы отлично описали суровую реальность дизайна High Performance CPU. Все эти сладкие рассказы про 2xIPC и Rentable Units сразу попахивали мифотворчеством.
Если позволите, можно вопрос? Как вы оцениваете Келлера как специалиста в дизайне High Performance ядер? У меня просто есть некоторые наблюдения со стороны, которые хотелось бы проверить.
Вы же понимаете, что цикл разработки процессора занимает несколько лет, и если он вышел в 2021-ом на Tsmc, то решение об использовании другой фабы было принято задолго до этого, тк разработка сильно привязана к конкретному техпроцессу
А вы не видите разницы в утверждении:
"Гелсингер отменил много перспективных проектов Интел, в том числе разработки Келлера" и тем, что вы утверждали до этого, цитирую:
...
...
?
И я нашёл это видео, на базе которого вы написали статью. Всё, что в нём говорится - это то, что в начале этого года Гелсингер закрыл проект Royal Core, у истоков которого стоял Келлер. Даже это слухи, но можем считать их условно правдивыми. Но могу сразу сказать, что все рассказы про 2х IPC можно сразу воспринимать со скепсисом, ибо таких чудес не бывает. И концепция Rentable Units тоже очень спорная, у неё есть обратная сторона медали так сказать. И без кучи цифр на руках нельзя уверенно утвеждать, что это действительно та микроархитектура, которую стоит выводить на рынок. И может так статься, что Гелсингер прав в своём решении.
Все остальные утверждения про конфликт Келлера и Гелсингера и т.д. - это откровенная желтизна, не имеющая никаких доказательств и просто противоречащая таймингу физического пребывания каждого из них в Интеле. Не место такому в серьёзной статье на хабре, имхо.
Каким образом Гелсингеру могло что-то не понравиться, если его в данный момент просто не было в Интеле? Физически не было. Келлер уволился из Интела ДО прихода Гелсингера
Перенос производства на Tsmc произошёл до Гелсингера
Пэт вернулся в Интел в 2021-ом, а Джим Келлер покинул компанию в 2020-ом. Они не пересекались по работе. У чему все эти наезды на Гелсингера в части работы с Келлером, если это очевидная неправда?
В данной статье говорится про General Purpose CPU, очевидно. Поэтому мой комментарий только к ним и относится. Понятно что есть ASIC'и, которые для специальных задач и предназначены, но это совсем другая история, не имеющая отношения к данной статье.