Comments 22
Я напишу про Tiny Tapeout отдельный пост и однозначно интегрирую в будущем проекты с Tiny Tapeout во все свои семинары в разных странах.
Юрий, правильно ли я понимаю, что вы ходите дать возможность даже российским учащимся Школы Синтеза запуститься на Tiny Tapeout?
Это интересный вопрос. Наверное самый интересный вопрос из всех которые я ожидал к этому посту. С одной стороны, Tiny Tapeout обязан подчиняться ограничениям Бюро Промышленности и Безопасности и не имеет права посылать в Россию платы с чипом, пусть даже с российcким дизайном, который еще и произведен на единственной американской фабрике которая целиком в американском владении (Skywater) и используется американскими военными (то есть это полный аналог российкого Микрона и даже технология у них как и у Микрона на 130 нанометров). С другой стороны, открытые проекты через гитхаб разрешены даже гражданам Ирана - https://github.blog/news-insights/policy-news-and-insights/advancing-developer-freedom-github-is-fully-available-in-iran/
Короче тут без бутылки и обсуждений с Tiny Tapeout не разберешься.
Юрий, Вам надо выходить на руководство АО Микрон с аналогичным проектом. К Вашим словам (и к коллегам из МИЭМ, МИРЭА), они могут прислушаться и может быть под закат жизни нам удастся изготовить по cобственному кристаллу на российском Микроне. Для меня сделать свой маленький микропроцессор это такой нереализованый гештальт из детства. ;)
Новую книгу Харрисов обязательно почитаем. Пожалуйста, дайте знать когда она появится в зарубежной печати.
В принципе российский шаттл сервис уже есть, его опробовали в МИЭТ
То есть тут на самом деле надо просто сделать софтверную ифраструктуру, похожую на Tiny Tapeout (с скриптами для гитхаба, серверами и аналогами discord community), чтобы все это могли бы делать не только студенты определенных вузов, но кто захочет.
Для меня сделать свой маленький микропроцессор это такой нереализованый гештальт
Я в институте ещё застал те времена, когда можно было учиться у преподавателя, который является автором советского микропроцессора КР1806ВЕ1
Юрий — Вы просто большой молодец!
Желаю Вам всяческих благ за такую активность.
Спасибо за интересный материал. Жду продолжения. Про Школу синтеза слышал, но к сожалению, уже не подхожу.
это архитектурная модель RISC‑V (в данном случае программа на Си от компании Imperas)
Кстати, не подскажете, насколько широко используются в реальной жизни более абстрактные описания (скажем, Sail)? Знаю про ASL - выглядит интересно, но почему то его явно не показывают публике, хотя можно выдрать руками из публичных xml файлов; посмотрим ещё, получится ли у автора внедрить что-то подобное в Интеле.
SAIL - это вещь насколько я понимаю относительно новая. Причина любви к Imperas довольно простая - на него еще в 2010 году подсел и ARM, и MIPS из-за его скорости и качества.
Платная версия Imperas-а делает быструю бинарную трансляцию, то есть содержит внутри кэш трансляций из RISC-V -> x86/64, из-за чего симуляция на порядок быстрее чем у других симуляторов. При этом симуляция высокого качества, например содержит гораздо меньше глюков чем QEMU, другой симулятор с кэшем трансляций.
Это означает, что на Imperas можно запустить например boot Linux-а, и он будет быстрым и при этом не нужно будет его мучительно отлаживать на предмет тонкостей реализации какого-нибудь FPU или прерываний.
Меня это скорее в плане анализа кода интересует (чтобы, например, написать переносимый между архитектурами код подсчёта флопов в куске ассемблера).
Интересно, если RISCV Verilog проект собрать верилатором, получится ли симулятор сопоставимый по скорости работы? Преимуществом будет несомненная точность исполнения, а вот по скорости как? Я как-то экспериментировал с верилатором и был очень впечатлён его скоростью.
Я частенько верилатором дебажу VexRiscV (ядро RISC-V написаное на SpinalHDL и предварительно преобразуется в Verilog). Очень медленно, но зато можно потактово исполнять и программно анализировать состояния всех регистров процессора и всей аппаратуры. Симуляция через верилатор интегрирована в SpinalHDL, очень удобно, тестбенч пишется на Scala тут же в коде аппаратуры ядра.
Совершенно точно нет. Даже с верилятором, хоть он и быстрый для уровня регистровых передач (RTL), будет минимум на два порядка медленнее, чем с симулятором на уровне инструкций с бинарной компиляцией. Зато верилятор cycle-accurate.
Одни разговоры. Лучше бы подробную инструкцию по настройке toolchain для fpga разработки выложили
Про установку опенсорсного тулчейна есть в моей статье: https://habr.com/ru/articles/801191/#6
Там же написано как запустить примеры из репозитория «basics-graphics-music».
Некоторые инструкции есть в репозитории примеров (сейчас в ветке new_graphics), но я скоро выложу и вылизанную инструкцию. Вам для какого тулчейна? Xilinx, Altera, Gowin, Lattice, Yosys-based?
Mid‑range процессоры (но без плавающей точки) ставят например в домашние роутеры с OpenWrt Linux.
Вот типичный домашний маршрутизатор
Внутри MIPS24KEc процессор MT7620DA
Дэвид Харрис, автор «Цифровой схемотехники и архитектуры компьютера», ответил на вопросы про его следущую книгу и вообще