Comments 17
Вопрос на засыпку: требование делать провода пары одинаковыми по длине, добавляя "компенсацию" в виде ярко выраженной катушки индуктивности противоречит требованию минимизации индуктивности линии. Чем же в этой щекотливой ситуации лучше пожертвовать?
Да, кстати, вклад индуктивности переходных отверстий в общую индуктивность линии не настолько уж и существенен чтобы заострять на этом внимание. Да, несомненно, число переходов со слоя на слой следует, по возможности, минимизировать, но по другой причине - появляется неоднородность линии, напрямую влияющая на ее импеданс.
Змейка — не катушка индуктивности, а линия задержки, потому что кроме индуктивности она имеет и ёмкость на сплошной слой земли, расположенный под ней, или два слоя — под ней и над ней. Нет требования минимизации индуктивности, есть требование согласования импеданса, чтобы избежать отражений сигнала от неоднородностей импеданса. А вот переходные отверстия часто имеют пониженную погонную ёмкость на слой земли, потому что проходят сквозь толстую основу платы, а не только через тонкий препрег. То есть к незначительному увеличению погонной индуктивности добавляется значительное уменьшение погонной ёмкости, в результате импеданс значительно увеличивается.
Выравнивают длину из-за того, что на гигагерцах уже начинает проявляться скорость света, примерно на которой распространяются электрические сигналы. В итоге, если дифпары имеют разную длину — отправленные синхронно сигналы (CLK и Data-линии) будут приходить в разной последовательности и помехоустойчивость будет снижаться, а когда разность длин дорожек превысит половину длины волны сигнала — интерфейс откажет полностью и вы никогда не заставите его работать на этой частоте.
на гигагерцах уже начинает проявляться скорость света, примерно на которой распространяются электрические сигналы
И с какой же скоростью, по-вашему, путешествует фронт сигнала по проводнику на плате? :)
300 млн м/с, для частоты сигнала 1 ГГц на 1 период приходится 33 см дорожки, поэтому для разбаланса не более 10% длины — все дорожки нужно выравнять с погрешностью не более 3,3 см. Но, в идеале, её нужно свести к нулю — потому что в самих чипах тоже может быть погрешность, и материал подложки и соседних дорожек/полигонов могут быть неоднородными, с паразитныыми ёмкостями и индуктивностями.
Такие линии задержки не увеличивают индуктивность, так как токи в "витках" разнонаправленны и компенсируют магнитное поле друг друга. В обычной катушке направление тока в соседних витках совпадают. Для справки можно погуглить, что такое бифилярная катушка. Другое дело, что имеет значение величина "межвитковой" емкости, поэтому размер этих петель в линии задержки не может быть сколь угодно малым. Что касается переходных отверстий, то "не настолько уж" здесь не совсем уместно - смотря про какие частоты речь. Если говорить про цифровые сигналы, то здесь имеет значение, какие длительности фронтов и спадов необходимо обеспечить. Практическая формула для полосы пропускания Fmax (ГГц) = 3/Tфронта(нс), если я правильно помню. Таким образом, для фронта 1 нс необходима полоса 3 ГГц. Испортить волновое сопротивление в этом случае хоть и трудно, но не невозможно и фронты завалятся.
Основное правило разводки высокоскоростных линий - читаем стандарт на интерфейс. Если не хватает времени, нет желания и т.д. читаем pcb guides от именитых производителей (intel, TI, NXP и прочих) по трассировке данного интерфейса.
По своему опыту, чем выше скорость протокола, тем более жесткие требования к трассировке предъявляются. Яркий пример так называемые PCIe удлинители, поставляемые китайцами. Обычное дело, когда по PCIe 2 удлинитель работает, а по третьей версии прокола уже нет.
Насчёт неприхотливости, все не так просто. Слышал, что у производителей материнских плат возникли проблемы с pcie5. Это не говоря уже про сервера с их райзенами и кабелями для подключения backplane
На мой взгляд дифпары лучше бы разносить друг от друга чтобы не было взаимных влияний. Тот же PCIe разносят по слоям разным, тем более передачу / приём. Если речь про неты, то опять таки близость проводников зависит от задачи. Если далеко тащить надо, то лучше это делать слабосвязанной дифпарой.
Заземление - опорный плэйн? - ну так питание тоже может им быть.
Подобающие разъемы - это что такое?
Корректируйте - может лучше задайте? Если речь о контроле импеданса, то ваши параметры диф пары корректируют на производстве, вы их задаёте, считаете ну и т.д.
Лишние изыски - что это такое?
"Подобающие разъемы" - proper connectors - тут ошибка по невнимательности. Исправил.
В "корректируйте" заложена идея подбора оптимальных параметров. Можно поменять на "подбирайте" тогда уж, потому что "задавайте" не отражает смысла подбора.
"Лишние изыски" - это перефразированные "лишние маневры", о которых говорилось выше. Не очень удачная формулировка, просто не хотел повторяться.
Благодарю за комментарий.
Для двухслойной платы вообще непонятно как можно посчитать импеданс дифпары, если только нижний слой не плэйн.
А так, если опорный слой есть, то плата с двумя слоями норм. Проводите сверху диф пару и снизу про опорный слой не забывайте.
PCIe для электронщиков: знакомство с дифференциальными парами