Спасибо за статью! Подскажите, пожалуйста, каким образом проверяют характеристики разветвителей? В особенности гибридных с поворотом фазы — в даташитах приводят как правило S11,S21 с терминатором на выходах, но остается вопрос насчет coupling factor — как проверить качество выполнения "суммирования" и "вычитания"?
Предполагаю, что аппаратная реализация данных решений должна быть более выигрышной: переключение клавы к различным пк не потребует повторной настройки + доп (пусть и маловесных) софт-решений.
В РФ есть коллективы, занимающиеся разработкой к примеру волоконно-оптических приборов, в рамках таких проектов ведется разработка плат под ФП, плат управления модуляторами электрооптическими, управления излучателями, в моем случае это ИТМО.
Статья — перевод; в контексте температуры автор оценил тепловой шум резистора и фотодиода, а вот по приводу информации нет. Впрочем, данные девайсы обычно не рассчитаны на "полевые" применения: те же когерентные рефлектометры или OFDR вообще не рекомендуют носить, а рабочий диапазон температур у них довольно узкий.
Фотодиод играет не последнюю роль, но еще ограничения тут в элементах объемной оптики: коллиматор, линзы, решетка. Для работы с еще более дальним ИК еще более специфичная оптика.
Приятная статья, однако, не совсем соответствует названию: алгебра логики это все-таки не физика двоичной логики. Физика двоичной логики это больше про уровни напряжений, чем отличается ТТЛ от КМОП, их совместимость. Если брать тех же Харрисов, то это раздел 1.6 "За пределами цифровой абстракции".
Пока с ходу смутило несоответствие геометрии отрисовываемой графики геометрии появляющегося окна GUI. Возможно теперь это надо донастраивать дополнительно, тем не менее, на версии 0.8.64 на базовом проекте example данная оказия произошла:
Под подтягиванием дизайна к ножкам я конечно имею ввиду не элементы на плате, а сами элементы проекта внутри ПЛИС: От разводки к разводке расположение тех или иных блоков обработки в дизайне меняется, от этого может поплыть разное: для этого обычно и используют разные create_virtual_clock/set_input_delay и пр.
У Вас очень интересный путь к трассировке программы! Надо тоже попробовать.
Я к AMP не пришел, но сначала перерыл предыдущие версии: последнее где Trace работает — это 10.0. Потом как-то молчаливо выпилено. К счастью, профилирование gprof еще как-то можно включить (но с бубном). А вот трассировать остается только с SignalTap'ом, думаю как приведу этот способ к человеческому виду — напишу статейку.
Получается, что мы просто возьмём за основу, что у автора всё работает при сдвиге минус 54 градуса (что за градусы — описано в статье, ссылку на которую я дал абзацем выше).
Поправьте меня, если ошибаюсь, но автор той статьи как раз делает неверный вывод — задержка между фронтами тактовых сигналов должна быть абсолютной величиной в нс, а не пропорциональной в градусах. Ведь эта задержка является характеристикой портов как SDRAM так и FPGA, она указывается в документациях на них. Фазовая задержка конечно зависит от самой частоты, как это и показано в указанном документе, однако, остальные характеристики, участвующие в расчете, являются характеристиками, не зависящими от тактовой частоты.
Еще хорошо бы подтянуть эти блоки непосредственно к пинам (constraints), чтобы на случай если фазовый сдвиг взят приблизительно, то работоспособность проекта не зависела от синтеза к синтезу. Но данный пункт может знатно отпугнуть людей от погружения в ПЛИС.
Скажу честно, я до сих пор не проникся методикой вычислений сдвига тактовой частоты, приведённой в разделе 32.7. Clock, PLL and Timing Considerations
Подскажите, пожалуйста, версию документа, в моей (2017.11.06) это 27.7, например.
Однако таблицы — это элемент памяти, а обращение к памяти занимает больше времени, чем вычисления (конечно все зависит от памяти и от вычислителя)
Интересно посмотреть графики сравнения — мол, при прочих равных в чем отличие (точность, количество обращений в память, количество математических операций и пр)
Схема кстати напоминает балансный фотоприемник, а тема разгона — Radio over Fiber
Спасибо за статью!
Подскажите, пожалуйста, каким образом проверяют характеристики разветвителей? В особенности гибридных с поворотом фазы — в даташитах приводят как правило S11,S21 с терминатором на выходах, но остается вопрос насчет coupling factor — как проверить качество выполнения "суммирования" и "вычитания"?
Предполагаю, что аппаратная реализация данных решений должна быть более выигрышной: переключение клавы к различным пк не потребует повторной настройки + доп (пусть и маловесных) софт-решений.
На плате вижу Spartan-6, а на скриншоте кажется Vivado? Вроде ведь нет поддержки семейств старше 7 в Vivado, или я что-то путаю?
Пример такого сигнала представлен в статье:
В РФ есть коллективы, занимающиеся разработкой к примеру волоконно-оптических приборов, в рамках таких проектов ведется разработка плат под ФП, плат управления модуляторами электрооптическими, управления излучателями, в моем случае это ИТМО.
Статья — перевод; в контексте температуры автор оценил тепловой шум резистора и фотодиода, а вот по приводу информации нет. Впрочем, данные девайсы обычно не рассчитаны на "полевые" применения: те же когерентные рефлектометры или OFDR вообще не рекомендуют носить, а рабочий диапазон температур у них довольно узкий.
Фотодиод играет не последнюю роль, но еще ограничения тут в элементах объемной оптики: коллиматор, линзы, решетка. Для работы с еще более дальним ИК еще более специфичная оптика.
По резистору не прокомментирую: статья перевод.
Неужели мы застали неприятное переобувание Миландра? Сайт только на английском, половины микросхем нет..
Поисковик временно закрыт или переехал или закрыт навсегда? Сейчас стал чрезвычайно актуален
Приятная статья, однако, не совсем соответствует названию: алгебра логики это все-таки не физика двоичной логики. Физика двоичной логики это больше про уровни напряжений, чем отличается ТТЛ от КМОП, их совместимость. Если брать тех же Харрисов, то это раздел 1.6 "За пределами цифровой абстракции".
Пока с ходу смутило несоответствие геометрии отрисовываемой графики геометрии появляющегося окна GUI. Возможно теперь это надо донастраивать дополнительно, тем не менее, на версии 0.8.64 на базовом проекте
exampleданная оказия произошла:скриншот
Под подтягиванием дизайна к ножкам я конечно имею ввиду не элементы на плате, а сами элементы проекта внутри ПЛИС: От разводки к разводке расположение тех или иных блоков обработки в дизайне меняется, от этого может поплыть разное: для этого обычно и используют разные
create_virtual_clock/set_input_delayи пр.Даа, особенно когда последние версии делают онлайн-версию где номеров нет и грузит долго.
Извините, не так выразился, имею ввиду конечно же подтягивание самого дизайна на чипе к ножкам и timing constraints.
Я к AMP не пришел, но сначала перерыл предыдущие версии: последнее где Trace работает — это 10.0. Потом как-то молчаливо выпилено. К счастью, профилирование gprof еще как-то можно включить (но с бубном). А вот трассировать остается только с SignalTap'ом, думаю как приведу этот способ к человеческому виду — напишу статейку.
Поправьте меня, если ошибаюсь, но автор той статьи как раз делает неверный вывод — задержка между фронтами тактовых сигналов должна быть абсолютной величиной в нс, а не пропорциональной в градусах. Ведь эта задержка является характеристикой портов как SDRAM так и FPGA, она указывается в документациях на них. Фазовая задержка конечно зависит от самой частоты, как это и показано в указанном документе, однако, остальные характеристики, участвующие в расчете, являются характеристиками, не зависящими от тактовой частоты.
Еще хорошо бы подтянуть эти блоки непосредственно к пинам (constraints), чтобы на случай если фазовый сдвиг взят приблизительно, то работоспособность проекта не зависела от синтеза к синтезу. Но данный пункт может знатно отпугнуть людей от погружения в ПЛИС.
Подскажите, пожалуйста, версию документа, в моей (2017.11.06) это 27.7, например.
Интересно посмотреть графики сравнения — мол, при прочих равных в чем отличие (точность, количество обращений в память, количество математических операций и пр)