Core Ultra 200S замедляют флагманские SSD. В Intel знают, но ничего не могут с этим сделать

У Core Ultra 200 слишком много, так сказать, промежуточных шин. На примере контроллера памяти:

В Arrow Lake кольцевая шина (Ring Bus), находящаяся в вычислительном тайле, не имеет прямого выхода на контроллер памяти: все обращения должны быть переданы в соседний кристалл SoC, за физическую связь между которыми отвечает совсем другая шина — интерконнект D2D (Die-to-Die). Однако и этот интерконнект с контроллером памяти напрямую не соединяется: он стыкуется с собственной внутренней шиной SoC, сетью NoC (Network-on-Chip), которая, в свою очередь, объединяет все внеядерные элементы Arrow Lake.

Таким образом, при обращении процессора к памяти в случае Arrow Lake данным приходится пройти по очень длинной цепочке «ядро — Ring — D2D — NoC — контроллер — DDR5». И хотя все участки в середине этой магистрали имеют гигантскую пропускную способность, превышающую 0,5 Тбайт/с, проблемы возникают на стыках между ними. Все промежуточные шины — Ring, D2D и NoC — работают асинхронно, используя собственные частоты, и согласование транзакций данных на каждом этапе добавляет дополнительные задержки.

В случае с SSD путь ещё длиннее, т.к. SoC соединяется с M.2 не напрямую, а через чиплет I/O. В отличие от Ryzen, где всё, не относящееся к процессорным ядрам, упихано в один чиплет. Путь получается короче.