Gudd-Head May 30 at 19:50Создание и отладка модулей на языке Verilog (VHDL) в Matlab SimulinkLevel of difficultyEasyReading time10 minViews2KFPGA*Abnormal programming*Matlab*TutorialRecovery ModeTotal votes 8: ↑8 and ↓0+10Add to bookmarks20Comments3
mozg37 May 30 at 21:51Забавно. Код он сгенерил так себе - но я видел как контроллер блдс мотора так же из кубиков сгенеренный работает - фантастика да и только. Попытаюсь по сему мануалу регулятор какой нибудь сотворить.
Gudd-Head May 30 at 22:08Show previous commentВ коде он генерирует очень много лишнего, да. Но это лишнее не выливается в дополнительные занятые ресурсы. Что там контроллер BLDC, у меня когерентный приёмник с АЦП на 300 Msps из кубиков сгенеренный крутится))
mozg37 May 30 at 22:17Show previous commentЯ как раз пытаю когерентный прием и пришел к выводу что надо через матлаб начинать.
Создание и отладка модулей на языке Verilog (VHDL) в Matlab Simulink