Pull to refresh
18
Karma
0
Rating
Alex Surkov @Khort

Пользователь

  • Followers 23
  • Following 2

Семинары по введению во всё: от верилога и цифровой логики до микроархитектуры встроенных процессоров и RTOS-ов

Согласитесь, что меряете узко — по себе. Примеры приводите свои частные, порядком морально устаревшие. Интерфейсы плавно перетекают из параллельных в последовательные, с мегагерц в гигагерцы, и Ваши решения «на коленке» да «на россыпи» не сегодня так завтра устареют — это неизбежно. К примеру, гигабитный эсернет наверное можно на 4-х слойке развести, но с плейнами земли/питания все же понадежней будет. А если BGA корпуса надо ставить? Платы с 4-6 слоями тоже потихоньку уходят в прошлое.
Нужен ли FPGA/CPLD? Однозначно нужен, хотя бы для защиты разработки от копирования. Нужен ли SoC в FPGA? Все зависит от стоимости ядер — в РФ большинство разработчков пользуется ворованным софтом, и ядра им ничего не стоят. А вот если платить — тогда разработка на дискретных элементах пожалуй дешевле выйдет, чем все в FPGA интегрировать. Многое, конечно, зависит от размера платы — SoC в FPGA будет сильно компактнее. Но, соглашусь с Вами -писать прошивку для FPGA и МК это не то же самое что писать прошивку только для МК. Учитывая статический временной анализ и прочую атрибутику разработки для современных FPGA, нижняя планка квалификации персонала только повышается. И наконец, нужен ли МИПС в SoC? Учитывая долю рынка, занимаемую этой архитектурой — пожалуй что не нужен, рядовым разработчикам уж точно. Нужно ли учить студентов этому? Думаю что нужно, поскольку уровень преподавания электроники в стране, которая отстала по этой самой электронике лет на 10-15 (по разным оценкам), вероятно что тоже отстает лет на 10-15 от мирового уровня. Т.е. как бы выбирать не из чего — если знания предлагают, надо брать, а не вилять хвостом.

Ангстрем: В России создано новое поколение транзисторов, устойчивых к космическим тяжелым заряженным частицам

P.S. Sorry, торможу. Это для силовой электроники транзисторы, не для логики

Ангстрем: В России создано новое поколение транзисторов, устойчивых к космическим тяжелым заряженным частицам

Новое поколение транзисторов — это кольцевые затворы, или что то большее?
А тех. процесс какой? А какой реально шаг/расстояние между затворами получается?

Российский процессор Байкал

Много на себя берете. Как можно отвечать за то, в чем не разбираетесь? В статье сразу бросаются в глаза два ляпа — утверждение про отсутствие закладок, и скриншот со "слоем соединений" где выключены все металлы. Напрашивается логичный вывод, что к проектированию микросхем Вы отношения не имеете.

Российский процессор Байкал

Обмануть журналиста — как у ребенка конфету отобрать. Но скорее всего, эту фразу автор откуда то скопипастил не подумав.

Российский процессор Байкал

Пускание пыли в глаза. Это скриншот Synopsys IC — программа разработки топологии кристалла. С таким же успехом могли дать скриншоты VisualStudio или Paint. Но Paint все видели, а IC только специалисты. Вот и скармливают публике :-)

Custom floating point format on FPGA

Действительно, для оптики PCI-E не годится (слабые возможности clock recovery), но зато есть индустриальный PHY Serial RapidIO, поддерживающий даже Hot Swap. Служебные пакеты формировать — это вообще не аргумент. Если они нужны, есть куча стандартов (тот же PCI-E или SRIO), где все уже давно придумано — берите, да пользуйтесь, благо документации — море

Касательно аргумента об использовании DSP блоков. Удалось задействовать 1 DSP вместо трех? Замечательно! А если мигрировать проект на альтеру, или актель? Получается, Ваше решение не универсально, а привязано к конкретной ПЛИС. А значит, оно требует отдельного пунктика в ТЗ: использовать только 7й кинтекс :-) Но, не хочу умалять Ваших достижений — если потеря точности, и привязка к ПЛИС Вас устраивают, то результат действительно впечатляющий.

По поводу велосипеда. Ваша практика опирается на опыт проектов, где ПЛИС — конечный продукт. Как только ПЛИС станет позиционироваться как прототип ASIC (рано или поздно все коммерчески успешные проекты переводят в кремний), вот тут то все PROTEC и прочие велосипеды, торчащие наружу, пойдут лесом.
Поэтому повторюсь: пока велосипед является внутренней жизнью Вашего IP, нет проблем. Проблемы возникнут, если велосипед будет торчать наружу из Вашего IP.
Если и это для Вас не аргумент, задумайтесь — а зачем вообще придумывают стандарты??

Custom floating point format on FPGA

Ну что я могу сказать. Если это "внутренняя" жизнь Вашего IP, то Вы в праве делать что угодно. Если точно значете что разядность входных данных низкая (с АЦП, к примеру), снижение точности вполне оправдано. Да и то, насколько оправдано? Перемножение двух 12'h чисел (типовая точность АЦП) дает уже 24'h. в IEEE 754 — 32 это даже округлять не придется. А у Вас — придется, т.е. теряется точность.
Но если же этот формат будет передаваться в систему (SoC), программисты Вам точно спасибо не скажут. Потому что им придется самим следить за попаданием в диапазон чисел, ибо не стандарт.

По поводу PROTEQ — посмотрел ссылку. Автор тоже знатный велосипедист: на мой взгляд, куда лучше было бы повторить PHY от PCI-E gen1, т.к. схема пайпа шикарно описана у интела. Но для внутренних дел сгодится и это, тем более что корка открытая — единственный ее плюс. Imho

Custom floating point format on FPGA

Абсолютно во всех IP ядрах используется IEEE 754 (16/32/64/128 бит). Вы выиграли в скорости, уменьшив диапазон чисел, браво!
Так может, стоило бы сразу взять IEEE754 16 бит (половинная точность)? Получится и еще быстрее, чем Ваши 23 бита, и все в рамках стандарта.
Если честно, в инженерных вопросах я всегда против изобретения велосипеда. Есть стандарт, и ему надо следовать.

Симметричные карты как средство минимизации булевых функций

Спасибо! Есть еще вопрос по Espresso.
Имеется нетлист схемы (реализация функции в виде базисных элементов логики). Из этого нетлиста хотелось бы восстановить функцию. Можно написать скрипт, который выпишет в виде отдельных формул функции всех элементов, составляющих нетлист. В результате, искомая функция окажется суперпозицией функций элементов.
Вопрос: умеет ли Espresso работать с функцией, заданной в виде суперпозиции частичных функций? Т.е. если я загружу список из функций элементов, сможет ли Espresso эти частичные функции склеить в единую функцию, и затем минимизировать? Или же, Espresso работает по принципу — одна формула — одна функция?

Симметричные карты как средство минимизации булевых функций

Вопрос дилетанта: нужно минимизировать функцию 64 переменных, Espresso с такой задачей справится? Раньше такими задачами не занимался, а сейчас как раз возникла необходимость.

Обзор примитивов синхронизации — Семафор и немного lockless-а

Семафоры, спины… о каких процессорах идет речь? Мне подобное встречалось только в VME — циклы Read-Modify-Write, ловушки на на указанный диапазон адресов, спины — но все это было аппаратное. На какое железо рассчитана эта статья, какая архитектура?

Надёжен ли твой компьютер?

Mprime не смог загрузить процессор. Плохой тест?

Cpu speed from cpuinfo 2699.00Mhz
cpuinfo might be wrong if cpufreq is enabled. To guess correctly try estimating via tsc
Linux's inbuilt cpu_khz code emulated now
True Frequency (without accounting Turbo) 2699 MHz
CPU Multiplier 27x || Bus clock frequency (BCLK) 99.96 MHz

Socket [0] — [physical cores=4, logical cores=8, max online cores ever=4]
TURBO ENABLED on 4 Cores, Hyper Threading ON
Max Frequency without considering Turbo 2798.96 MHz (99.96 x [28])
Max TURBO Multiplier (if Enabled) with 1/2/3/4 Cores is 39x/39x/39x/39x
Real Current Frequency 1577.38 MHz [99.96 x 15.78] (Max of below)
Core [core-id] :Actual Freq (Mult.) C0% Halt(C1)% C3 % C6 % Temp
Core 1 [0]: 1577.37 (15.78x) 99.9 41.6 0 0 83
Core 2 [1]: 1577.37 (15.78x) 99.9 41.6 0 0 84
Core 3 [2]: 1577.38 (15.78x) 99.9 41.6 0 0 84
Core 4 [3]: 1577.38 (15.78x) 99.9 41.6 0 0 83

Устройство кристалла ИМС с шариковыми выводами и почему происходит отсоединение шарика

Проблема еще в том, что поверхность шарика при прогреве начинает окисляться. Поэтому если до прогрева контакт был не очень хороший, то после прогрева получится либо пропай, либо окисел (т.е. контакта не станет вообще).
В некоторых случая может помочь закачать немного раствора канифоли с помощью спирта. Но учтите — канифоль (особенно подгоревшая) является проводником, особенно на высоких частотах, поэтому ее в обязательном порядке надо потом вымыть спиртом. Чем ближе непропай к краю, тем легче использовать канифоль.

Непропай можно в некоторых случаях обнаружить с помощью тестера -если с цепи спаять все компоненты кроме БГА, то достаточно измерить сопротивление на землю с помощью тестера: если сопротивление 10-100 мегаОМ и не меняется, то контакт есть, если же цифры сильно «пляшут», то пропая нет и тестер пытается перезарядить паразитную емкость. Примерно так же, с помощью тестера, можно диагностировать выгоревший пин (у ПЛИС, к примеру).

Новый отечественный motor-control микроконтроллер К1921ВК01Т ОАО «НИИЭТ»

Отбраковка чипов действительно имеет отношение только к фабрике. А вот тесты паек по идее должны были проверять Вы, поскольку изготавливали макет. Если станет любопытно, о чем идет речь, рекомендую почитать к примеру это и это. Стандарт де-факто при изготовлении промышленной (и не только) аппаратуры.

Новый отечественный motor-control микроконтроллер К1921ВК01Т ОАО «НИИЭТ»

Это был не ОКР а частный заказ, как выяснилось. На самом деле это очень любопытно что такой крупный разрботчик как НИИЭТ за собственные средства, имея огромный опыт и собственных разработчиков в штате, отдает на сторону не только B-End, но и всю разработку целиком. Я никоим образом не против аутсорса, но добровольно отдавать конкурентам часть своей доли рынка — выглядит по меньшей мере странно.

Новый отечественный motor-control микроконтроллер К1921ВК01Т ОАО «НИИЭТ»

Не желал никого обидеть, прошу прощения за негаивное впечатление от своего поста. Я лишь указал на то, что затягивать сроки действительно выгодно — руководству, в определенных пределах. Но два запуска — вполне себе хороший результат.

Возник еще один вопрос по чипу. Вы пишете, запуска было два, а третий — уже серия. Были ли реализованы в чипе тестовые структуры для проведения теста паек на печатных платах (JTAG Boundary scan), и тестовые структуры для отбраковки чипов: MBIST (скан-тест блоков ОЗУ в чипе) и DFT scan chains (тесты логики)?

Новый отечественный motor-control микроконтроллер К1921ВК01Т ОАО «НИИЭТ»

Посмотрите недавнее интервью Грефа на экономическом форуме Гайдара. Он конечно не блумберг, но все же глава банка, самого крупного в РФ. Достаточно авторитетно? Основная его мысль, что сырьевая модель экономики — гарантированное самоубийство, причем очень скорое (мы доживем). А Калибры — это что то вроде заколачивания гвоздей в крышку, вторично.
И никто не спорит — сейчас идет геополитическая война с одной очень крупной мировой державой, сдавать позиции которой нельзя ни в коем случае. Но вот нефтяная игла, на которой мы сидим очень ровно и плотно — заслуга совершенно определенной группы людей, и связана вовсе не с войной и геополитикой, а с банальной человеческой жаждой набить карманы. Поэтому не надо противопоставлять патриотизм, и совершенно трезвое осознавние того факта, что нашей экономикой рулят не профессионалы (по меньшей мере).

Новый отечественный motor-control микроконтроллер К1921ВК01Т ОАО «НИИЭТ»

В РФ большая часть разработки электроники финансируется за гос. средства, включая и Эльбрусы с Байкалами. Иногда это просто вливания через гранты, иногда через беспроцентные кредиты через подконтрольные государству банки.
В данном случае, я лишь предполагаю, что чип делался по заказу КАМАЗа. А вот им электропривод в колесах явно не для коммерческих авто нужен.

Information

Rating
Does not participate
Location
Россия
Registered
Activity